芯片設(shè)計 文章 最新資訊
Cadence 和三星將人工智能應(yīng)用于 SoC、3D-IC 和芯片設(shè)計
- Cadence 和三星晶圓廠擴大了他們的合作,簽訂了一項新的多年 IP 協(xié)議,并在最新的 SF2P 和其他先進工藝節(jié)點上聯(lián)合開發(fā)先進的 AI 驅(qū)動流程。具體來說,這項多年的 IP 協(xié)議將擴展 Cadence 內(nèi)存和接口 IP 在三星晶圓廠的 SF4X、SF5A 和 SF2P 先進工藝節(jié)點上。通過利用 Cadence 的 AI 驅(qū)動設(shè)計技術(shù)和三星的先進 SF4X、SF4U 和 SF2P 工藝節(jié)點,這項合作旨在為 AI 數(shù)據(jù)中心、汽車、ADAS 和下一代射頻連接應(yīng)用提供高性能、低功耗的解決方案。“我們支持在三
- 關(guān)鍵字: 三星 CAD 人工智能 芯片設(shè)計
新思科技部分中國服務(wù)恢復(fù)

- 據(jù)路透社報道,總部位于加州的新思科技(Synopsys)已在中國重新開放部分服務(wù),此前其因遵守美國新出口管制政策而一度全面暫停在華業(yè)務(wù)。然而,僅限于非核心硬件和知識產(chǎn)權(quán)(IP)其核心的EDA軟件工具仍然處于禁售狀態(tài)。5月29日,美國商務(wù)部工業(yè)和安全局(BIS)向新思科技、Cadence和西門子EDA三大巨頭發(fā)出通知,要求全面禁止對中國銷售產(chǎn)品及服務(wù)。新思科技CEO薩辛·加齊(Sassine Ghazi)在內(nèi)部信中明確在中國的銷售和配送已暫停,中國客戶對SolvNet Plus和相關(guān)服務(wù)的訪問將被禁用,“這
- 關(guān)鍵字: 新思科技 EDA Synopsys 軟件 芯片設(shè)計
美祭出芯片新限令! 禁售EDA軟件欲卡中國芯片設(shè)計命脈
- 川普政府近日再度出手,要求美國的半導(dǎo)體公司停止向中國大陸的企業(yè)銷售EDA軟件,這是芯片設(shè)計與制造的關(guān)鍵工具,美將藉此阻礙陸發(fā)展先進芯片的能力。綜合路透、《金融時報》報導(dǎo),Cadence(CDNS.O)、Synopsys(SNPS.O)與 Siemens EDA 在內(nèi)的電子設(shè)計自動化(EDA)軟件供應(yīng)商,已接獲美國商務(wù)部的通知,要求停止向中國大陸提供技術(shù)。消息人士指出,美國商務(wù)部對每一件對華出口的許可申請進行個案審查,顯示此舉并非全面禁止。商務(wù)部發(fā)言人拒絕評論這些通知內(nèi)容,但表示,部門正在審查對中國具有戰(zhàn)略
- 關(guān)鍵字: 芯片限令 EDA 芯片設(shè)計
Questa One軟件使用AI驗證復(fù)雜的芯片設(shè)計
- 該套件由四個工具組成,旨在使用 AI 驅(qū)動的自動化來提高 IC 設(shè)計的生產(chǎn)力,以加速驗證。據(jù)西門子 EDA 數(shù)字驗證技術(shù)副總裁兼總經(jīng)理 Abhi Kolpekwar 稱,ASIC 和 FPGA 設(shè)計的復(fù)雜性增加意味著首次流片成功率分別低至 14% 和 13%。更快的模擬器或發(fā)動機不足以減少流程和工作量以提高生產(chǎn)力,他繼續(xù)介紹該套件。該套件支持從 IP 到 SoC 系統(tǒng)的大型復(fù)雜設(shè)計,旨在擴展高級 3D-IC、基于小芯片的設(shè)計和軟件定義架構(gòu)。該公司表示,第一個工具 Questa One 將覆蓋率與
- 關(guān)鍵字: Questa One AI 驗證 芯片設(shè)計
Arm盈利和營收超預(yù)期,指引失望,盤后重挫超11%
- 芯片設(shè)計巨頭Arm公布財報,盈利和營收均超出預(yù)期,實現(xiàn)創(chuàng)紀錄的營收,季度營收首次突破10億美元大關(guān);但發(fā)布了令人失望的指引。周三美股盤后,Arm股價重挫超11%,英偉達盤后也小幅下跌。截至周三美股收盤,Arm年初至今微漲。周三盤后的下跌,令其年內(nèi)錄得約11%的下跌。(1)主要財務(wù)數(shù)據(jù)營收:第四財季總收入同比增長34%,達到12.4億美元,首次突破10億美元大關(guān),分析師預(yù)期為12.3億美元。Arm2025財年全年營收首次突破40億美元。凈利潤:第四財季凈利潤錄得2.1億美元,較去年同期的2.24億美元下降6
- 關(guān)鍵字: Arm 盈利 營收 超預(yù)期 芯片設(shè)計
“資本創(chuàng)新、擁抱AI和自開架構(gòu)”是芯片設(shè)計業(yè)實現(xiàn)新舊動能轉(zhuǎn)換的三大產(chǎn)業(yè)生態(tài)機會(一)
- 在經(jīng)過23年和24年連續(xù)兩年去庫存和恢復(fù)調(diào)整之后,2025年對于國內(nèi)集成電路設(shè)計產(chǎn)業(yè)來講,是迎接挑戰(zhàn)去實現(xiàn)新舊動能轉(zhuǎn)換的一年。DeepSeek等人工智能(AI)技術(shù)演進推動智能化普及帶來了諸多巨大的機會,它們正逐漸在越來越多的消費市場和垂直行業(yè)市場上顯現(xiàn);全面國產(chǎn)化加速與川普上臺后更加復(fù)雜的地緣政治環(huán)境相互交融,也使集成電路這個需要全球市場的行業(yè)必須重新尋找做強的路徑,同時去擺脫殘酷的內(nèi)卷;因此,關(guān)注產(chǎn)業(yè)生態(tài)中的不確定因素和一些新的變革,是芯片設(shè)計企業(yè)在2025年及以后求得更好發(fā)展的關(guān)鍵。觸發(fā)北京華興萬邦
- 關(guān)鍵字: 芯片設(shè)計
新思科技推出AI Agent新技術(shù),用于芯片設(shè)計
- 據(jù)報道,3月19日,新思科技發(fā)布革命性技術(shù)AgentEngineer,標志著芯片設(shè)計正式邁入人工智能協(xié)同新時代。這項創(chuàng)新技術(shù)將工程師從繁復(fù)的晶體管排列工作中解放,轉(zhuǎn)而由AI系統(tǒng)接管從單個芯片到超大規(guī)模服務(wù)器系統(tǒng)的全流程設(shè)計。據(jù)介紹,在短期內(nèi),該公司將專注于人工智能Agents,讓人類工程師可以對其下達指令。AgentEngineer技術(shù)采用分級賦能策略。初期階段,AI代理將作為人類工程師的智能助手,執(zhí)行電路設(shè)計驗證等專項任務(wù)。長遠規(guī)劃則更具顛覆性——AI將統(tǒng)籌管理包含數(shù)千個異構(gòu)芯片和組件的復(fù)雜系統(tǒng),自動協(xié)
- 關(guān)鍵字: 新思科技 AI Agent 芯片設(shè)計
SmartDV完備的VIP助您實現(xiàn)又快又好的芯片設(shè)計!
- 隨著現(xiàn)代芯片的復(fù)雜性不斷提高,驗證成為芯片設(shè)計過程中最耗時和費力的部分,許多芯片設(shè)計項目通常要耗費大約60%-80%的項目資源用于驗證,并且還成為了整個設(shè)計過程中的瓶頸,能否順利完成驗證成為了決定芯片上市時間(TTM)和項目整體成本的關(guān)鍵。正是因為這樣的復(fù)雜性和重要性,采用驗證IP(VIP)等工具,并與值得信賴的IP伙伴合作是回報最高的途徑,這將幫助芯片設(shè)計師解決過程中遇到的問題。專業(yè)的驗證IP可以顯著地增加驗證覆蓋范圍,可提前探知極端情況,并可顯著地減少設(shè)置仿真系統(tǒng)所需的總體工作量(例如,創(chuàng)建模擬刺激)
- 關(guān)鍵字: SmartDV 芯片設(shè)計 驗證IP
北大 "鉍基芯片" 橫空出世:硅時代,再見!
- 北京大學(xué)正大步邁入后硅時代與埃米級(?ngstr?m)半導(dǎo)體領(lǐng)域。該校研究團隊近日在《自然》雜志發(fā)表論文,宣布成功研制全球首顆二維低功耗全環(huán)繞柵場效應(yīng)晶體管(GAAFET),這項由彭海林教授、邱晨光教授領(lǐng)銜的跨學(xué)科成果,被團隊成員稱為 "里程碑式突破"。 彭海琳團隊合影(右一為彭海琳)技術(shù)核心:從 "硅基捷徑" 到 "二維換道"北大團隊制備出論文所述的 "晶圓級多層堆疊單晶二維全環(huán)繞柵結(jié)構(gòu)"。何為二維環(huán)柵晶體管?顧名
- 關(guān)鍵字: 北京大學(xué) GAAFET 全環(huán)繞柵場效應(yīng)晶體管 芯片設(shè)計
chiplet在UCIe 2.0標準仍具挑戰(zhàn)
- 即插即用的Chiplet是人們追求的目標,但UCIe 2.0是否讓我們離這一目標的實現(xiàn)更近了呢?問題在于,當(dāng)前推動該標準的因素并非是即插即用所要求的那種互操作性。UCIe 2.0于2024年8月發(fā)布,它宣稱具有更高的帶寬密度和提升的電源效率,同時還具備支持3D封裝、易于管理的系統(tǒng)架構(gòu)等新特性。推動這一標準的是行業(yè)內(nèi)的關(guān)鍵領(lǐng)導(dǎo)者,包括日月光、阿里巴巴、AMD、Arm、谷歌云、英特爾、Meta、微軟、英偉達、高通、三星電子和臺積電等公司。然而,前沿領(lǐng)域所需的標準可能與市場其他部分的需求不同。YorChip公司
- 關(guān)鍵字: Chiplet UCIe2.0 封裝 芯片設(shè)計
美國大學(xué)披露:中國芯片研究論文領(lǐng)先美國等其他高產(chǎn)國家
- 3月4日消息,據(jù)新華社報道,華盛頓當(dāng)?shù)貢r間3月3日,美國喬治敦大學(xué)“新興技術(shù)觀察項目(ETO)”在其網(wǎng)站發(fā)布了一份報告。該報告稱:在2018年至2023年間,在全球發(fā)表的芯片設(shè)計和制造相關(guān)論文中,中國研究人員的論文數(shù)量遠超其他國家,同時,中國在高被引論文方面表現(xiàn)也很出色。報告數(shù)據(jù)顯示,2018年至2023年間,全球發(fā)布約47.5萬篇與芯片設(shè)計和制造相關(guān)的論文。其中34%的論文有來自中國機構(gòu)的作者參與,15%的論文有美國作者參與,18%的論文有歐洲作者參與。總體來看,中國作為芯片設(shè)計和制造方面最大的研究論文
- 關(guān)鍵字: 芯片設(shè)計 芯片制造 論文
智能化加速標準和協(xié)議的更新,并推動驗證IP(VIP)在芯片設(shè)計中的更廣泛應(yīng)用
- 隨著AI技術(shù)向邊緣和端側(cè)設(shè)備廣泛滲透,芯片設(shè)計師不僅需要考慮在其設(shè)計中引入加速器,也在考慮采用速度更快和帶寬更高的總線和接口來傳送數(shù)據(jù)。在2025年初于拉斯維加斯舉行的消費電子展(CES)上,相關(guān)行業(yè)組織宣布了兩項顯示接口技術(shù)的重大進展,即HDMI 2.2和DisplayPort 2.1b;此外,加上去年下半年剛剛推出的藍牙6.0和Wi-Fi 7等協(xié)議,讓許多無晶圓廠半導(dǎo)體公司忙于將這些標準和協(xié)議集成到他們的芯片中。針對這些新發(fā)布的標準和協(xié)議,以及他們相對更早的版本,驗證IP(VIP)已被證明是一種能夠更
- 關(guān)鍵字: 驗證IP 芯片設(shè)計 SmartDV 智權(quán)
芯片中的RDL(重分布層)是什么?
- 在芯片設(shè)計和制造中,RDL(Redistribution Layer,重分布層) 是指通過在芯片上增加金屬布線層來重新分布芯片的信號連接。RDL主要用于將芯片內(nèi)部的信號引出到所需的位置,以便于后續(xù)封裝或連接其他電路。RDL 的作用信號重分布:芯片內(nèi)部的輸入輸出(I/O)通常位于芯片的邊緣,但在某些封裝方式(如BGA或CSP)中,需要將這些信號重新布線到芯片的特定位置,便于外部引腳連接。實現(xiàn)多點連接:提供靈活的布線方案,使得信號可以從芯片的任何區(qū)域引出到封裝的目標區(qū)域。支持高級封裝技術(shù):如倒裝芯片
- 關(guān)鍵字: 芯片設(shè)計 RDL EDA
芯片設(shè)計介紹
從芯片設(shè)計一次性成功和設(shè)計工具展開講述,設(shè)計過程包括:前端設(shè)計、后端設(shè)計和設(shè)計驗證。下面將開始講述芯片設(shè)計概述。
由于成本提高和產(chǎn)品周期縮短,芯片開發(fā)者正致力于芯片設(shè)計的一次性成功。在芯片的設(shè)計過程中,制造商正在使用一些方法幫助設(shè)計者理解和實現(xiàn)面向制造(DFM)的設(shè)計技術(shù)。他們具備芯片效果、工藝細節(jié)、制造成本方面的知識,能夠給設(shè)計者提供指導(dǎo),幫助設(shè)計者提高產(chǎn)量并降低芯片成本。
芯片 [ 查看詳細 ]
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
