- 【中國，2013年5月13日】全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ:CDNS)近日宣布，GLOBALFOUNDRIES已攜手Cadence®，為其20和14納米制程提供模式分類數(shù)據(jù)。GLOBALFOUNDRIES之所以采用Cadence模式分類和模式匹配解決方案，是因為它們可以使可制造性設計(DFM)加快四倍，這對提高客戶硅片成品率和可預測性非常關鍵。
“我們已集成了Cadence模式分類技術，根據(jù)模式相似性將成品率不利因素分成若干模式
- 關鍵字：
Cadence 28納米
- 2013年3月11日，EDA領頭羊Cadence宣布，其已與在數(shù)據(jù)平面處理(DPU) IP領域的領導者Tensilica以約3.8億美元現(xiàn)金收購Tensilica達成協(xié)議。至此，Cadence在高速數(shù)據(jù)處理和接口IP方面布局已基本就緒，為下一代SoC設計做好了IP準備。
- 關鍵字：
Cadence ARM CPU 201304
- FinFET技術是電子行業(yè)的下一代前沿技術，是一種全新的新型的多門3D晶體管。和傳統(tǒng)的平面型晶體管相比，F(xiàn)inFET器件可以提供更顯著的功耗和性能上的優(yōu)勢。英特爾已經(jīng)在22nm上使用了稱為“三柵”的FinFET技術，同時許多晶圓廠也正在準備16納米或14納米的FinFET工藝。
- 關鍵字：
Cadence FinFET 晶圓 201304
- 摘要：在傳統(tǒng)Brokaw帶隙基準源的基礎上，提出一種采用自偏置結構和共源共柵電流鏡的低成本多路基準電壓輸出的CMOS帶隙基準源結構，省去了一個放大器，并減小了所需的電阻阻值，大大降低了成本，減小了功耗和噪聲。該
- 關鍵字：
帶隙基準源 多路基準電壓輸出 溫度系數(shù) Cadence
- ARM和Cadence近日宣布合作細節(jié)，揭示其共同開發(fā)首款基于臺積電16納米FinFET制程的ARM?Cortex?-A57處理器，實現(xiàn)對16納米性能和功耗縮小的承諾。測試芯片是采用完整的Cadence RTL-to-signoff流程、 Cadence Virtuoso 定制設計平臺、ARM Artisan?標準單元庫和臺積電的存儲器的宏
?
??? Cortex -A57處理器是ARM迄今為止性能最高的處理器，基于新的64位指令集
- 關鍵字：
Cadence 設計 EDA
- Cadence設計系統(tǒng)公司4月9日宣布與TSMC簽訂了一項長期合作協(xié)議，共同開發(fā)16納米FinFET技術，以其適用于移動、網(wǎng)絡、服務器和FPGA等諸多應用領域。此次合作非常深入，開始于工藝制造的早期階段，貫穿于設計分析至設計簽收，全面有效解決FinFETs設計存在的問題，從而交付能實現(xiàn)超低功耗、超高性能芯片的設計方案。
????在16納米及以下工藝技術下設計開發(fā)系統(tǒng)級芯片設計（SoC），只有FinFET 技術才具備功率、性能和面積上（PPA）的獨特優(yōu)勢。與平面FE
- 關鍵字：
Cadence 設計 EDA
- ARM (LSE:ARM; Nasdaq: ARMH) 和Cadence (NASDAQ: CDNS) 日前宣布合作細節(jié)，揭示其共同開發(fā)首款基于臺積電16納米FinFET制程的ARM?Cortex?-A57處理器，實現(xiàn)對16納米性能和功耗縮小的承諾。 測試芯片是采用完整的Cadence RTL-to-signoff流程、 Cadence Virtuoso 定制設計平臺、ARM Artisan?標準單元庫和臺積電的存儲器的宏。
- 關鍵字：
ARM Cadence 處理器 Cortex-A57
- Tensilica公司的數(shù)據(jù)平面處理單元(DPUs)與Cadence公司的設計IP相結合，將為移動無線、網(wǎng)絡基礎設施、汽車信息娛樂和家庭應用等各方面提供更優(yōu)化的IP解決方案。
作為業(yè)界標準處理器架構的補充，Tensilica公司的IP提供了應用優(yōu)化的子系統(tǒng)，以提高產品的辨識度和更快地進入市場。
全球持有Tensilica公司IP授權許可的公司超過200個，包括系統(tǒng)OEM制造商及世界前10大半導體公司中的7家。Tensilica的IP核在全球的總出貨量已超過20億枚。
2013年3月1
- 關鍵字：
Cadence IP
- ? · Tensilica公司的數(shù)據(jù)平面處理單元(DPUs)與Cadence公司的設計IP相結合，將為移動無線、網(wǎng)絡基礎設施、汽車信息娛樂和家庭應用等各方面提供更優(yōu)化的IP解決方案。
· 作為業(yè)界標準處理器架構的補充，Tensilica公司的IP提供了應用優(yōu)化的子系統(tǒng)，以提高產品的辨識度和更快地進入市場。
· 全球持有Tensilica公司IP授權許可的公司超過200個，包括系統(tǒng)OEM制造商及世界前10大半導體公司中的7家。Tensilic
- 關鍵字：
Cadence Tensilica 嵌入式
- 全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司 (NASDAQ: CDNS)，日前宣布其兩家主要晶圓代工廠合作伙伴--三星晶圓廠與GLOBALFOUNDRIES已經(jīng)支持最新Cadence面向20與14納米先進節(jié)點設計的定制/模擬技術。兩家晶圓廠正在為新推出的Cadence Virtuoso先進節(jié)點提供基于SKILL的工藝設計工具包(PDK)。
- 關鍵字：
Cadence 三星 晶圓
- 全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ: CDNS)，日前宣布GLOBALFOUNDRIES已經(jīng)認證關鍵的Cadence技術，用于其20納米LPM技術的定制/模擬、數(shù)字和混合信號設計、實現(xiàn)和驗證。驗證涵蓋了Virtuoso和Encounter平臺，包括業(yè)界標準的SKILL工藝設計工具包(PDK)。
- 關鍵字：
Cadence 20納米 LPM
- 全球電子設計創(chuàng)新領先企業(yè)Cadence 設計系統(tǒng)公司(納斯達克：CDNS)，日前宣布協(xié)議收購Cosmic Circuits 私人有限公司，這是一家領先的以模擬和混合信號IP為核心的公司。Cosmic Circuits提供在40nm和28nm工藝節(jié)點上經(jīng)過硅驗證的接口類及先進的混合信號IP解決方案，20nm和FinFET的產品正在開發(fā)中。
- 關鍵字：
Cadence Cosmic 混合信號
- 編者按：不久前，Cadence在華舉行了進入中國20周年的慶典;今年又將迎來30歲華誕。三十而立，Cadence作為EDA(電子設計自動化)工具的領軍企業(yè)，如何看待半導體業(yè)?對我國本土IC設計業(yè)有何建議?
- 關鍵字：
Cadence EDA 201301
- 全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ: CDNS)，日前公布了一個新版的尖端功能驗證平臺與方法學，擁有全套最新增強功能，與之前發(fā)布的版本相比，可將SoC驗證效率提高一倍。Incisive ?12.2提供了兩倍性能，全新Incisive調試分析器產品，全新低功耗建模，以及當今復雜IP與SoC高效驗證所需的數(shù)百種其他功能。
- 關鍵字：
Cadence Incisive SoC
cadence reality介紹
您好，目前還沒有人創(chuàng)建詞條cadence reality!
歡迎您創(chuàng)建該詞條，闡述對cadence reality的理解，并與今后在此搜索cadence reality的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
