ARM攜手Cadence：開發基于TSMC 16納米FinFET的A57處理器

ARM和Cadence近日宣布合作細節，揭示其共同開發首款基于臺積電16納米FinFET制程的ARM®Cortex™-A57處理器，實現對16納米性能和功耗縮小的承諾。測試芯片是采用完整的Cadence RTL-to-signoff流程、 Cadence Virtuoso 定制設計平臺、ARM Artisan®標準單元庫和臺積電的存儲器的宏

 

    Cortex -A57處理器是ARM迄今為止性能最高的處理器，基于新的64位指令集ARMv8，設計用于計算、網絡和移動應用，以滿足低功耗高性能的要求。臺積電的16納米FinFET技術是一項重大突破，實現了小于20納米尺寸上制程技術的不斷縮小。測試芯片采用Cadence的定制、數字和簽收解決方案、針對FinFET制程技術進行開發，是合作的成果，實現了數項創新、及制程技術、設計知識產權和設計工具之間的協同優化。

 

   “現在要想在創新科技前沿取得成功，比以往任何時候都更加需要深度的協作。 在設計結合高級制程的SoC時、如Cortex-A57，以及使用創建物理IP用于FinFET制程的實現優化，非常需要我們合作伙伴的專業知識。”ARM制程事業部執行副總裁兼總經理Tom Cronk表示，“我們的合作創新，會使我們的客戶加速其產品開發周期，并能利用我們先進制程和知識產權方面的優勢。”

 

    采用FinFET技術的16納米制程提出了新的挑戰，需要在設計工具方面有重大進展。新的設計規則、針對3D晶體管的RC提取、互連和過孔阻抗模型復雜性的提高、量化單元庫、支持新晶體管模型的庫特性描述、在更多層間實現雙重成像是幾種已經通過Cadence的定制、數字和簽收產品得到解決的難題。

 

  “這一重要里程碑提出了很多挑戰，需要ARM、Cadence和臺積電的工程師們作為一個團隊整體協作，”Cadence芯片實現產品集團研發高級副總裁徐季平博士表示， “我們的共同努力和對創新技術的投入，使我們的客戶能夠采用新一代知識產權、制程和設計技術，來開發高性能低功耗的系統級芯片。”