3D集成電路將如何同時實現？

　　FEOL型通孔是在所有CMOS工藝開始之前在空白的硅晶圓上制造實現的(圖2)。使用的導電材料必須可以承受后續工藝的熱沖擊(通常高于1000℃)，因而只能選用多晶硅材料。在BEOL過程中制造的TSV可以使用金屬鎢或銅，而且在通常情況下，制作流程處于整個集成電路工藝的早期，以保證TSV不會占據寶貴的互連布線資源。在FEOL和BEOL兩種情況下，TSV都必須設計進IC布線之中。

　　TSV也可以在CMOS器件制造完成之后制作。在鍵合工藝之前完成，或者在鍵合工藝之后完成。由于CMOS器件已經制作完成，因此在通孔形成時晶圓不需要再經受高溫處理，所以可以使用銅導電材料。很明顯，制作這些通孔的空白區域需要在設計芯片時就予以考慮。

　　如果可以選擇，無論是FEOL還是BEOL方案，只要是在晶圓代工廠制作TSV，都是相對簡單的選擇。BEOL互連層是一個擁有不同介質和金屬層的復雜混合體。刻蝕穿透這些層很困難，而且是由不同產品具體決定的。在完整的IC制造之后通過刻蝕穿透BEOL層來制作TSV會阻礙布線通道，增加布線復雜性并增加芯片尺寸，可能會需要一個額外的布線層。既然諸如TSMC(中國臺灣省臺北)和特許(新加坡)等晶圓廠已宣稱他們有意向量產化TSV制造，那么在IC制造工藝中制作通孔將成為一個更切實可行的選擇。

　　減薄

　　大多數3DIC工藝中，單個IC的厚度都遠低于75μm。減薄器件晶圓有兩種選擇(圖3)。在工藝A中，晶圓2以正面朝下的方式直接與IC疊層鍵合在一起。該晶圓接著被減薄到所需厚度，可能將TSV的背端露出。背面工藝順序刻蝕出通孔(如果沒在晶圓加工廠中實現的話)，并制作出背面I/O焊盤。這樣的疊層減薄也可以使用已知良好芯片(KGD)而非整個晶圓，以正面朝下的方式與芯片疊層鍵合。

　　在工藝B中，晶圓首先粘在一個臨時承載晶圓上，通常是硅晶圓或者玻璃晶圓，之后進行減薄和背面工藝。IC晶圓以正面朝向承載晶圓的方式被粘合，因而必須在后面以正面朝上的方式與3DIC疊層鍵合在一起。由于晶圓與承載晶圓的臨時鍵合是通過有機膠完成的，后續的工藝步驟需要限制在該有機膠穩定的溫度范圍內。

　　在減薄和最終的背面工藝完成之后，器件晶圓可與疊層進行對準和鍵合，之后與承載晶圓分離(晶圓到晶圓鍵合)，或者器件晶圓經由承載晶圓直接釋放到劃片框的劃片膠帶上，KGD可以進行后續操作。

　　對像存儲器這樣單片成品率高、芯片尺寸一致的晶圓來說，W2W是最合適的。D2W鍵合則是用于單片成品率低和/或芯片尺寸不同的晶圓。由于D2W鍵合之后就無法繼續利用整片晶圓進行低成本加工的特性，因此何時完成D2W組裝非常關鍵。

　　形成通孔

　　目前“鉆蝕”TSV的技術主要有兩種，一種是干法刻蝕或稱博世刻蝕，另一種是激光燒蝕(表1)。博世工藝十多年為MEMS工業而開發，快速地在去除硅的SF6等離子刻蝕和實現側壁鈍化的C4F8等離子沉積步驟之間循環切換。通過圖4可以看出，在過去幾年里，刻蝕速度穩步提高。

　　對于激光技術的重大進展，三星(韓國，首爾)已經在存儲器疊層中采用了這一技術。大多數最新數據都來自于Xsil(愛爾蘭，都柏林)的AlexeyRodin及其同事。作為一種不需掩膜的工藝，激光加工避免了光刻膠涂布、光刻曝光、顯影和去膠等工藝步驟。然而，未來當TSV尺寸降到10μm以下時，激光鉆孔是否可以進一步縮小，目前來看還存在一些問題。

　　通孔絕緣

　　通常氧化物(SiO2)絕緣層可以使用硅烷(SiH4)或TEOS通過CVD工藝沉積獲得。如果TSV在芯片制造之后進行絕緣和填充，則需要小心選擇沉積溫度。為獲得具有合適密度的功能性絕緣層，典型的TEOS沉積溫度在275-350℃范圍。

　　諸如CMOS圖像傳感器和存儲器等應用，則要求更低的沉積溫度。Alcatel(近期剛被Tegal收購，加州Petaluma)和其他的一些設備制造商最近開發了這類低溫氧化物沉積技術。IMEC(比利時魯汶)曾報道使用Parylene前驅體，可以在室溫下進行沉積，可作為TSV的高效有機絕緣層。