解析半導體工藝節點的演進 尋找摩爾定律的曙光

　　我們知道，談起光的使用都有一個本質的問題，就是衍射，光刻機也不例外。任何一臺光刻機所能刻制的最小尺寸，基本上與它所用的光源的波長成正比。波長越小，尺寸也就越小。目前的主流生產工藝采用的是荷蘭艾斯摩爾生產的步進式光刻機，所使用的光源是193nm的氟化氬(ArF)，被用于最精細的尺寸的光刻步驟。與目前已量產的最小晶體管尺寸20nm (14nm 工藝節點)相比，已經有了10倍以上的差距。

　　怎么克服光的衍射效應?業界十多年來投入了巨資，先后開發了各種先進光刻技術，諸如浸入式光刻(把光程放在某種液體里，光的折射率更高，而最小尺寸反比于折射率)、相位掩模(通過180度反向的方式來讓產生的衍射互相抵消，提高精確度)，等等，這些技術一直撐到了60nm以來的所有工藝節點的進步。為何不用更小波長的光源呢?答案是工藝上難度很大。高端光刻機的光源，一直是世界級的工業難題。

　　以上介紹的主流光刻技術是深紫外曝光技術(DUV)。業界普遍認為，到了7nm工藝節點就是它的極限。下一代技術是被稱為極紫外(EUV)的光刻技術，其光源降到了13nm。這個技術也帶來了其他的一系列難題，例如沒有合適的介質可以用來折射光，構成必要的光路，因此這個技術里面的光學設計全部是反射。在如此高的精度下，設計如此復雜的反射光路，難度之大可想而知。

　　最后一點，隨著工藝節點的特征尺寸越來越小，柵極和有源區(D/S)之間的絕緣層也會越來越薄，會導致很容易被電壓擊穿。所以溝道越短越好是針對數字電路而言，對模擬電路來說目前0.13um、0.15um、0.18um工藝制程是足夠用了。

　　04 工藝節點的演進

　　半導體工藝的進步是跳躍式的發展過程，而非漸進的過程。為了描述未來芯片的發展細節，IRTS引入了工藝節點的概念，并將之定義為“在工藝中實現重大進步”，或者說“每節點實現大約0.7倍的縮小”或“每兩個節點實現0.5倍的縮小”。根據這一定義，下一代的工藝節點可用此前的節點數據推算出來。

　　但是各個廠家真正的工藝節點發展和規劃的不一定是完全一致的，有時候芯片廠商為了確保實現制造工藝的平穩過渡，會生產“半節點”產品。例如，在從90nm工藝轉入65nm的過程中，可能出現78nm的半節點產品或70nm的“準65nm”產品，等到技術成熟以后再真正進入新的工藝節點。所以，除了130nm、90nm、65nm、45nm等節點的工藝技術，市場上出現120nm、110nm、80nm、70nm等不符合0.7倍的工藝節點也是常見的。

　　在工廠上線新的工藝節點(工藝代)后，意味著原先工藝代的產品會降價，同時同類產品的性能將躍遷入一個新的層次。這就是我們稱之的“摩爾定律”現象。由于微電子制程技術主要依賴“光刻”技術，而光刻的分辨率是有極限的，這也意味著，當工藝節點進一步推進、尺寸進一步縮小時，也不得不思考未來加工工藝的發展方向和具體技術上的實現辦法。可以說，決定這種工藝節點演進速度快慢的目前主要是“光刻”技術。

　　05 為什么7nm工藝節點被看作是一個轉折點?

　　7納米工藝目前被看作是摩爾定律下的半導體工藝一個轉折點。在全世界眾多半導體制造商里，目前能夠達到這個高度的廠家真不多。從現有資料來看，只有Intel、臺積電、格羅方德、三星發布了7納米量產計劃。為什么7nm被看作是一個“轉折點”，因為7nm工藝標志著大家期待已久的EUV技術將正式導入，逐漸取代傳統光學曝光技術。

　　EUV極紫外光刻(Extreme Ultraviolet Lithography)技術，通常稱作EUV光刻。 EUV光刻采用波長為10-14納米的極紫外光作為光源，可使曝光波長一下子降到13.5nm, 它能夠把光刻技術擴展到32nm以下的特征尺寸。

　　光刻技術是現代集成電路設計上一個最大的瓶頸。CPU使用的45nm、32nm工藝都是由193nm液浸式光刻系統來實現的，但是由于受到波長的影響在這個技術上再有所突破是十分困難的，但是如采用 EUV光刻技術就會很好的解決此問題，很可能會使該領域帶來一次飛躍。

　　但是涉及到生產成本問題，由于193nm光刻是目前能力最強且最成熟的技術，能夠滿足精確度和成本要求，所以其工藝的延伸性非常強，很難被取代。因而在2011年后的一段時期內，22/20nm節點主要幾家芯片廠商也將繼續使用基于193nm液浸式光刻系統的雙重成像(double patterning)技術。

　　目前幾家準備上7nm的半導體廠商都在積極備戰EUM光刻技術。臺積電預期2019年將在第二代的7納米制程上導入EUV技術， 格羅方德認為2019年導入EUV算是樂觀，預期2020年機會較大。三星對于EUV技術進度相對樂觀，期望在2018年導入EUV技術在7納米制程世代上。電路線寬7納米的物理長度是10億分之1米，通過EUV極紫外光刻技術的7nm工藝節點技術生產的芯片產品，成本競爭力和性能都將大大超過原產品。

　　06 結語：促進工藝節點演進的最后一道曙光

　　現在工藝節點的現狀是，摩爾定律逐漸放緩。22nm是2010左右出來的，到了今天， 工藝節點的演進才即將進入到10nm以下。去年ITRS宣布不再制定新的技術路線圖，說明權威的國際半導體機構已經不認為摩爾定律的縮小可以繼續下去了。同時，半導體產業的發展也到了一個轉折點，對幾家大制造商而言，進入7納米工藝代已經是箭在弦上。EUV光刻技術將以一個全新的技術登場，這也許是促進工藝節點演進的最后一道曙光。

　　除此而外，最近意法半導體推出的FDSOI技術號稱可以將SoC芯片微細化做到10nm工藝，而無需3D晶體管，據說在成本和性能方面都優于FinFET結構。還有學術界五花八門的各種新材料新技術，石墨烯晶體管，隧穿晶體管，負電容效應晶體管，碳納米管，等等。這些我們都可以看作是拯救摩爾定律的組合拳。

　　任何一個新技術都會帶來風險，摩爾定律也在面臨巨大挑戰， 我們無法預測“后摩爾定律”時代的半導體產業會怎樣發展?但是如果新技術能夠確保摩爾定律繼續走下去，我們就能有效地避免半導體產業整體下滑。這些新技術組合拳勢必會讓摩爾定律下的工藝節點演進繼續走下去。“溯洄從之，道阻且長。”對于今天的半導體產業來說，這句話同樣適用。新材料的應用、新技術的研發注定不會停止，這或許是我們對這個產業仍舊保持足夠信心的理由。