verilog-xl 文章 進(jìn)入verilog-xl技術(shù)社區(qū)
基于FPGA步進(jìn)電機(jī)驅(qū)動控制系統(tǒng)的設(shè)計
- 通過對步進(jìn)電機(jī)的驅(qū)動控制原理的分析，利用Verilog語言進(jìn)行層次化設(shè)計，最后實現(xiàn)了基于FPGA步進(jìn)電機(jī)的驅(qū)動控制系統(tǒng)。該系統(tǒng)可以實現(xiàn)步進(jìn)電機(jī)按既定角度和方向轉(zhuǎn)動及定位控制等功能。仿真和綜合的結(jié)果表明，該系統(tǒng)不但可以達(dá)到對步進(jìn)電機(jī)的驅(qū)動控制，同時也優(yōu)化了傳統(tǒng)的系統(tǒng)結(jié)構(gòu)，提高了系統(tǒng)的抗干擾能力和穩(wěn)定性，可用于工業(yè)自動化、辦公自動化等應(yīng)用場合。
- 關(guān)鍵字： 步進(jìn)電機(jī) Verilog FPGA
帶I2C接口的時鐘IP核設(shè)計與優(yōu)化
- 采用FPGA可編程邏輯器件和硬件描述語言Verilog實現(xiàn)了時鐘IP核數(shù)據(jù)傳輸、調(diào)時和鬧鈴等功能設(shè)計.在此基礎(chǔ)上,分析和討論IP核功能仿真和優(yōu)化的方法,并通過Modelsim仿真工具和Design Compile邏輯綜合優(yōu)化工具對設(shè)計進(jìn)行仿真、綜合和優(yōu)化,證明了設(shè)計的可行性.
- 關(guān)鍵字： Verilog 時鐘IP核 Modelsim仿真
HDLC協(xié)議控制器的IP核方案及其實現(xiàn)
- 介紹了HDLC協(xié)議控制器的IP核方案及實現(xiàn)方法，分別對發(fā)送和接收模塊進(jìn)行了分析，給出了仿真波形圖。該設(shè)計采用Verilog HDL語言進(jìn)行描述，用ModelSim SE 6.0進(jìn)行了功能仿真。
- 關(guān)鍵字： IP核 Verilog HDLC協(xié)議控制器
Verilog HDL基礎(chǔ)之：Verilog HDL語言簡介
- Verilog HDL是硬件描述語言的一種，用于數(shù)字電子系統(tǒng)設(shè)計。它允許設(shè)計者用它來進(jìn)行各種級別的邏輯設(shè)計，可以用它進(jìn)行數(shù)字邏輯系統(tǒng)的仿真驗證、時序分析、邏輯綜合。它是目前應(yīng)用最廣泛的一種硬件描述語言之一。Verilog HDL是在1983年由GDA公司的Phil Moorby首創(chuàng)的。
- 關(guān)鍵字： VerilogHDL VHDL Verilog-XL 華清遠(yuǎn)見
基于FPGA光電容積脈搏波參數(shù)檢測的IP核設(shè)計
- 文章簡要介紹了從光電容積脈搏波中提取出的特征值有助于在醫(yī)學(xué)領(lǐng)域中分析人體的病理特征。為了檢測脈搏波的血流參數(shù),整個系統(tǒng)采用Altera公司cyclone系列的FPGA開發(fā)平臺,運用硬件語言Verilog HDL編程設(shè)計了波形參數(shù)的檢測模塊,通過設(shè)計IP核進(jìn)行數(shù)據(jù)處理并實現(xiàn)了脈搏波的實時檢測。使用了QuartusⅡ、Icarus verilog和GTKwave軟件進(jìn)行綜合仿真,并通過FPGA原型驗證。創(chuàng)新點在于采用FPGA通過硬件的方式提高了實時檢測的速度,降低了開發(fā)成本,增強(qiáng)了可攜帶性。
- 關(guān)鍵字： 病理特征 Verilog 原型驗證
基于Verilog的SMBus總線控制器的設(shè)計與實現(xiàn)
- SMBus是一種高效的同步串行總線。通過分析SMBus總線協(xié)議，提出了一種運行于基于PCI-Express技術(shù)的橋接芯片上的SMBus控制器的設(shè)計方案，并且用Verilog語言描述，最后在Altera公司的FPGA上得以實現(xiàn)。通過仿真測試，證明該方法是穩(wěn)定有效的。
- 關(guān)鍵字： SMBus總線 Verilog 有限狀態(tài)機(jī)
基于至簡設(shè)計法實現(xiàn)的PWM調(diào)制verilog
- 一、 功能描述 脈沖寬度調(diào)制(pulse width modelation)簡稱PWM，利用微處理器的數(shù)字輸出來對模擬電路進(jìn)行控制的一種非常有效的技術(shù)，廣泛應(yīng)用在從測量、通信到功率控制與變換的許多領(lǐng)域中脈沖寬度調(diào)制是利用微處理器的數(shù)字輸出來對模擬電路進(jìn)行控制的一種非常有效的技術(shù)，廣泛應(yīng)用在從測量、通信到功率控制與變換的許多領(lǐng)域中。 在本章的應(yīng)用中可以認(rèn)為PWM就是一種方波。如圖所示： PWM波形圖 上圖是一個周期為10ms，高電平為
- 關(guān)鍵字： PWM verilog
基于FPGA的自適應(yīng)均衡器的研究與設(shè)計
- 摘要：近年來，自適應(yīng)均衡技術(shù)在通信系統(tǒng)中的應(yīng)用日益廣泛，利用自適應(yīng)均衡技術(shù)在多徑環(huán)境中可以有效地提高數(shù)字接收機(jī)的性能。為了適應(yīng)寬帶數(shù)字接收機(jī)的高速率特點，本文闡述了自適應(yīng)均衡器的原理并對其進(jìn)行改進(jìn)。最
- 關(guān)鍵字： 自適應(yīng)均衡器 寬帶數(shù)字接收機(jī) FPGA Verilog HDL
verilog-xl介紹
您好，目前還沒有人創(chuàng)建詞條verilog-xl!
歡迎您創(chuàng)建該詞條，闡述對verilog-xl的理解，并與今后在此搜索verilog-xl的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對verilog-xl的理解，并與今后在此搜索verilog-xl的朋友們分享。 創(chuàng)建詞條
verilog-xl電路
verilog-xl相關(guān)帖子
verilog-xl資料下載
verilog-xl專欄文章
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473