<ul id="soiw8"></ul>

<abbr id="soiw8"></abbr>

新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 帶I2C接口的時鐘IP核設(shè)計與優(yōu)化

帶I2C接口的時鐘IP核設(shè)計與優(yōu)化

作者：時間：2017-06-05 來源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢

收藏

采用FPGA可編程邏輯器件和硬件描述語言Verilog實現(xiàn)了時鐘IP核數(shù)據(jù)傳輸、調(diào)時和鬧鈴等功能設(shè)計.在此基礎(chǔ)上,分析和討論IP核功能仿真和優(yōu)化的方法,并通過Modelsim仿真工具和Design Compile邏輯綜合優(yōu)化工具對設(shè)計進(jìn)行仿真、綜合和優(yōu)化,證明了設(shè)計的可行性.

帶I2C接口的時鐘IP核設(shè)計與優(yōu)化.pdf

本文引用地址：http://www.104case.com/article/201706/348999.htm

<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=114&cb=INSERT_RANDOM_NUMBER_HERE&n=a7a83b30' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=115&cb=INSERT_RANDOM_NUMBER_HERE&n=a3d98779' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=116&cb=INSERT_RANDOM_NUMBER_HERE&n=abca108c' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=117&cb=INSERT_RANDOM_NUMBER_HERE&n=a1775170' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=118&cb=INSERT_RANDOM_NUMBER_HERE&n=a449048b' border='0' alt='' /></a>

關(guān)鍵詞： Verilog 時鐘IP核 Modelsim仿真

評論

相關(guān)推薦

Verilog基礎(chǔ)教程(1-2章)

視頻周立功單片機(jī) Verilog HDL | 2013-01-16

基于Verilog實現(xiàn)的DDS任意波形發(fā)生器

設(shè)計方案 Verilog 任意波形發(fā)生器 | 2018-10-31

[推薦]兩本Verilog的好書

zhiyuh | 2005-06-24

NIOS II系統(tǒng)入門實驗

嵌入式系統(tǒng) Nios II uClinux 操作系統(tǒng) Verilog | 2025-01-22

基于Nios在液晶屏和觸摸屏顯示實驗

Nios II Verilog 觸摸屏 | 2025-01-22

基于FPGA的圖像傳感器驅(qū)動設(shè)計

設(shè)計方案圖像傳感器 Verilog FPGA | 2015-03-22

關(guān)于Verilog的一堆資料

資源下載 xinlinx FPGA Verilog | 2007-12-26

ispDesignEXPERT System 培訓(xùn)教程

資源下載 ispDesignEXPERT System VHDL Verilog HDL Abel | 2007-02-09

Verilog HDL設(shè)計的要點(diǎn)

資源下載 altera Verilog HDL 設(shè)計進(jìn)階 | 2007-12-12

Verilog_golden中文版

資源下載 xinlinx FPGA Verilog | 2007-12-26

Verilog基礎(chǔ)教程(3-4章)

視頻周立功單片機(jī) Verilog HDL | 2013-01-16

Verilog HDL基礎(chǔ)知識9之代碼規(guī)范

嵌入式系統(tǒng) FPGA verilog HDL 代碼規(guī)范 | 2024-02-26

Verilog HDL基礎(chǔ)知識9之代碼規(guī)范示例

嵌入式系統(tǒng) FPGA verilog HDL 代碼規(guī)范 | 2024-02-26

Verilog基礎(chǔ)教程(5章)

視頻周立功單片機(jī) Verilog HDL | 2013-01-16

用FPGA實現(xiàn)各種數(shù)字濾波器

嵌入式系統(tǒng) FPGA 濾波器 Verilog | 2024-09-20

ST-BUS總線接口模塊的Verilog HDL設(shè)計

設(shè)計方案 ST-BUS 總線接口模塊 Verilog 設(shè)計 | 2009-09-28

Verilog HDL基礎(chǔ)知識6之語法結(jié)構(gòu)

嵌入式系統(tǒng) FPGA verilog HDL 語法結(jié)構(gòu) | 2024-02-21

Verilog 的一本好書The Verilog Golden Reference Guide

資源下載 xinlinx FPGA Verilog | 2007-12-26

硬件描述語言

hpnet | 2002-07-10

Verilog HDL簡介

hpnet | 2002-07-07

基于Verilog HDL數(shù)字電位器ADN2850的串口控制

設(shè)計方案基于 Verilog 數(shù)字電位器 ADN2850 串口控 | 2011-05-11

求助:verilog時鐘求助

yigao | 2004-11-12

Verilog HDL基礎(chǔ)知識8之綜合語句

嵌入式系統(tǒng) FPGA verilog HDL 綜合語句 | 2024-02-22

NMPSM3軟處理器

嵌入式系統(tǒng) NMPSM3 FPGA Verilog | 2024-09-20

Verilog基礎(chǔ)教程(6章)

視頻周立功單片機(jī) Verilog HDL | 2013-01-16

基于FPGA的飛行模擬器通信接口設(shè)計

設(shè)計方案 Verilog 寄存器 Altera FP | 2015-08-27

如何在Nios II系統(tǒng)運(yùn)行uClinux操作系統(tǒng)

嵌入式系統(tǒng) Nios II uClinux 操作系統(tǒng) Verilog | 2025-01-22

Verilog HDL基礎(chǔ)知識7之模塊例化

嵌入式系統(tǒng) FPGA verilog HDL 模塊例化 | 2024-02-21

Verilog基礎(chǔ)教程(7章)

視頻周立功單片機(jī) Verilog HDL | 2013-01-16

常見 FPGA/PLD及VHDL/Verilog 開發(fā)軟件

hpnet | 2002-07-10

焦點(diǎn)

推薦視頻

技術(shù)專區(qū)

主站蜘蛛池模板：潢川县| 武义县| 肥城市| 三原县| 巫溪县| 和平县| 张家川| 贡山| 丰宁| 黄山市| 涪陵区| 湟源县| 玉树县| 玉门市| 达日县| 比如县| 昂仁县| 安阳市| 醴陵市| 台州市| 岚皋县| 湄潭县| 新建县| 屯留县| 南华县| 七台河市| 五原县| 墨竹工卡县| 利川市| 岢岚县| 石阡县| 丰镇市| 灵川县| 布尔津县| 门头沟区| 新密市| 舞阳县| 通渭县| 日喀则市| 纳雍县| 腾冲县|

<fieldset id="ce0ke"></fieldset>

<strike id="ce0ke"><input id="ce0ke"></input></strike>