首頁　 
		資訊　 
		商機 　
		下載　 
		拆解 　
		高校　 
		招聘 　
		雜志　 
		會展　 
		EETV　 
		百科 　
		問答　 
		電路圖　 
		工程師手冊 　
		Datasheet　
		100例 　
		活動中心　 
		E周刊閱讀 　
		樣片申請
	
        




        
	EEPW首頁 >> 
	主題列表 >> 
	verilog-xl
        

        
	
        
    	
        
    	  	
        
              	
        
                	
        verilog-xl 文章
                  進入verilog-xl技術社區  
                  
        
                
        
                                
        
                  

                                
        
                    
        基于Nios在液晶屏和觸摸屏顯示實驗
        
                                                            
          
                    	
        • 1. 實驗內容通過本實驗了解觸摸屏的觸摸原理和顯示原理，能夠在液晶屏上開發應用。本實驗要求：1. 將存儲在Flash中的一幅圖像顯示在液晶屏上。2. 將用戶在觸摸屏上觸摸的坐標顯示在8段數碼管上。2. 實驗原理2.1 液晶屏的基本原理液晶顯示是目前最常用的顯示方式，無論是簡單的黑白顯示還是高清晰度的數字電視，大量使用了液晶顯示。液晶屏的基本物理原理是：液晶分子在不通電時排列混亂，阻止光線通過；當液晶上加一定電壓時，分子便會重新垂直排列，使光線能直射出去，從而可以在液晶陣列上顯示不同的圖形。本實驗使用的液晶
          • 
                    	                        
        • 關鍵字：
                        Nios II  Verilog  觸摸屏                          
          • 
                   	
        
                    
        
                
        
                                
        
                    
        NIOS II系統入門實驗
        
                                                            
          
                    	
        • 1. 實驗內容通過本實驗熟悉SOPC Builder和NIOS IDE的開發環境及開發流程，了解NIOS II的基本結構，能夠利用SOPC Builder和NIOS IDE實現簡單的NIOS II系統和應用程序。本實驗要求利用SOPC Builder創建一個簡單的NIOS II系統，這個簡單的NIOSII 系統括NIOS核、片內SRAM及PIO口；利用NIOS II IDE創建一個簡單應用程序，能夠點亮核心板上的LED等。2. 實驗步驟2.1 NiosⅡ硬件設置1. 工程建立：首先在Quartus II中
          • 
                    	                        
        • 關鍵字：
                        Nios II  uClinux  操作系統  Verilog                          
          • 
                   	
        
                    
        
                
        
                                
        
                    
        如何在Nios II系統運行uClinux操作系統
        
                                                            
          
                    	
        • 1. 實驗內容通過本實驗了解如何建立復雜的NIOS II，如何在Nios II系統運行uClinux操作系統，以及在uClinux操作系統環境上開發簡單用戶應用程序。本實驗要求利用SOPC建立一復雜的NIOS II，通過NIOS II IDE配置uClinux，實現在uClinux在NIOS II上的運行。2. 實驗步驟2.1 NiosⅡ硬件設置1. 工程建立：首先在Quartus II新建一個名為uclinux的工程，工程建立之后在工具欄中點擊圖標，出現SOPC Builder對話框。在System N
          • 
                    	                        
        • 關鍵字：
                        Nios II  uClinux  操作系統  Verilog                          
          • 
                   	
        
                    
        
                
        
                                
        
                    
        NMPSM3軟處理器
        
                                                            
          
                    	
        • NMPSM3概述在UCSC擴展學院上了第一門FPGA課后，我對這些設備為普通人提供的功能感到驚訝，我決定更深入地研究它們。我最終意識到我有足夠的邏輯設計知識，可以構建自己的簡單處理器。在了解了KCPSM（nanoblaze）之后，我開始構建自己的處理器，并將其稱為NMPSM（Nick Mikstas可編程狀態機）。我花了三遍迭代才能制作出功能全面的處理器，因此命名為NMPSM3。即使NMPSM3受到nanoblaze IO方案的啟發，其內部結構也完全不同。NMPSM3是具有四個獨立中斷和一個復位的16位處
          • 
                    	                        
        • 關鍵字：
                        NMPSM3  FPGA  Verilog                          
          • 
                   	
        
                    
        
                
        
                                
        
                    
        用FPGA實現各種數字濾波器
        
                                                            
          
                    	
        • FPGA濾波器實施概述本篇部分內容來自網站FPGA濾波器實現的一些項目，源于一位在校學生的學習和設計- 了解并在FPGA上實現幾種類型的數字濾波器器，設計的所有濾波器均為15階濾波器，并使用16位定點數學運算，該學生有一篇PPT可供參考：FPGA濾波器實現研究項目期間創建的Verilog源文件如下。FIR濾波器FIR濾波器是四個濾波器中最簡單、最快的，它利用了預加器的對稱性，而且使用加法器樹來最小化組合路徑延遲。FIR_Filter.v`define FILT_LENGTH 16&nb
          • 
                    	                        
        • 關鍵字：
                        FPGA  濾波器  Verilog                          
          • 
                   	
        
                    
        
                
        
                                
        
                    
        泰克推出支持智能交通網絡CAN XL協議解碼、觸發和搜索功能的新品
        
                                                            
          
                    	
        • _____技術領先的測試和測量解決方案提供商泰克今日宣布推出泰克CAN XL（控制器局域網擴展長度）協議解碼軟件，支持工程師整合最新一代CAN通信技術，并幫助泰克客戶在技術日新月異的當今時代保持競爭優勢。泰克CAN XL協議解碼軟件能夠解析使用CAN XL幀在CAN網絡中傳輸的數據包信號，可在當前的4、5、6系列MSO示波器上運行。該解碼軟件還提供錯誤檢測、時序和協議頭部分析與調試等重要功能。新版產品的發布將加快泰克的CAN XL設計和調試工作流程，此外，4、5和6系列MSO具有直觀的用戶界面，能夠幫助泰
          • 
                    	                        
        • 關鍵字：
                        泰克  智能交通網絡  CAN XL                          
          • 
                   	
        
                    
        
                
        
                                
        
                    
        Verilog HDL基礎知識9之代碼規范示例
        
                                                            
          
                    	
        • 2.Verilog HDL 代碼規范 模板示例//********************************************************
//
//   Copyright(c)2016, ECBC 
//   All rights reserved
//
//   File name    
          • 
                    	                        
        • 關鍵字：
                        FPGA  verilog HDL  代碼規范                          
          • 
                   	
        
                    
        
                
        
                                
        
                    
        Verilog HDL基礎知識9之代碼規范
        
                                                            
          
                    	
        • 1.RTL CODE 規范1.1標準的文件頭在每一個版塊的開頭一定要使用統一的文件頭，其中包括作者名，模塊名，創建日期，概要，更改記錄，版權等必要信息。 統一使用以下的文件頭：其中*為必需的項目//********************************************************
//
//   Copyright(c)2016, ECBC 
//   All rights&nbs
          • 
                    	                        
        • 關鍵字：
                        FPGA  verilog HDL  代碼規范                          
          • 
                   	
        
                    
        
                
        
                                
        
                    
        Verilog HDL基礎知識8之綜合語句
        
                                                            
          
                    	
        • 可綜合語句1.要保證Verilog HDL賦值語句的可綜合性，在建模時應注意以下要點：2.不使用initial。3.不使用#10。4.不使用循環次數不確定的循環語句，如forever、while等。5.不使用用戶自定義原語（UDP元件）。6.盡量使用同步方式設計電路。7.除非是關鍵路徑的設計，一般不采用調用門級元件來描述設計的方法，建議采用行為語句來完成設計。8.用always過程塊描述組合邏輯，應在敏感信號列表中列出所有的輸入信號。9.所有的內部寄存器都應該能夠被復位，在使用FPGA實現設計時，應盡量使
          • 
                    	                        
        • 關鍵字：
                        FPGA  verilog HDL  綜合語句                          
          • 
                   	
        
                    
        
                
        
                                
        
                    
        Verilog HDL基礎知識7之模塊例化
        
                                                            
          
                    	
        • Verilog使用模塊（module）的概念來代表一個基本的功能塊。一個模塊可以是一個元件，也可以是低層次模塊的組合。常用的設計方法是使用元件構建在設計中多個地方使用的功能塊，以便進行代碼重用。模塊通過接口（輸入和輸出）被高層的模塊調用，但隱藏了內部的實現細節。這樣就使得設計者可以方便地對某個模塊進行修改，而不影響設計的其他部分。在verilog中，模塊聲明由關鍵字module開始，關鍵字endmodule則必須出現在模塊定義的結尾。每個模塊必須具有一個模塊名，由它唯一地標識這個模塊。模塊的端口列表則描述
          • 
                    	                        
        • 關鍵字：
                        FPGA  verilog HDL  模塊例化                          
          • 
                   	
        
                    
        
                
        
                                
        
                    
        Verilog HDL基礎知識6之語法結構
        
                                                            
          
                    	
        • 雖然 Verilog 硬件描述語言有很完整的語法結構和系統，這些語法結構的應用給設計描述帶來很多方便。但是 Verilog是描述硬件電路的，它是建立在硬件電路的基礎上的。有些語法結構是不能與實際硬件電路對應起來的，比如 for 循環，它是不能映射成實際的硬件電路的，因此，Verilog 硬件描述語言分為可綜合和不可綜合語言。下面我們就來簡單的介紹一下可綜合與不可綜合。(1) 所謂可綜合，就是我們編寫的Verilog代碼能夠被綜合器轉化為相應的電路結構。因此，我們常用可綜合語句來描述數字硬件電路。(2) 所
          • 
                    	                        
        • 關鍵字：
                        FPGA  verilog HDL  語法結構                          
          • 
                   	
        
                    
        
                
        
                                
        
                    
        Verilog HDL基礎知識4之阻塞賦值 & 非阻塞賦值
        
                                                            
          
                    	
        • 阻塞賦值語句串行塊語句中的阻塞賦值語句按順序執行，它不會阻塞其后并行塊中語句的執行。阻塞賦值語句使用“=”作為賦值符。  例子 阻塞賦值語句  reg x, y, z;  reg [15:0] reg_a, reg_b;  integer count;   // 所有行為語句必須放在 initial 或 always 塊內部  initial  begin          x
          • 
                    	                        
        • 關鍵字：
                        FPGA  verilog HDL  阻塞賦值  非阻塞賦值                          
          • 
                   	
        
                    
        
                
        
                                
        
                    
        Verilog HDL基礎知識4之wire & reg
        
                                                            
          
                    	
        • 簡單來說硬件描述語言有兩種用途：1、仿真，2、綜合。對于wire和reg，也要從這兩個角度來考慮。\從仿真的角度來說，HDL語言面對的是編譯器（如Modelsim等），相當于軟件思路。 這時： wire對應于連續賦值，如assignreg對應于過程賦值，如always，initial\從綜合的角度來說，HDL語言面對的是綜合器（如DC等），要從電路的角度來考慮。 這時：1、wire型的變量綜合出來一般是一根導線；2、reg變量在always塊中有兩種情況：(1)、always后的敏感表中是（a or b 
          • 
                    	                        
        • 關鍵字：
                        FPGA  verilog HDL  wire  reg                          
          • 
                   	
        
                    
        
                
        
                                
        
                    
        Verilog HDL基礎知識3之抽象級別
        
                                                            
          
                    	
        • Verilog可以在三種抽象級別上進行描述：行為級模型、RTL級模型和門級模型。行為級（behavior level）模型的特點如下。1、它是比較高級的模型，主要用于testbench。2、它著重于系統行為和算法描述，不在于系統的電路實現。3、它不可以綜合出門級模型。4、它的功能描述主要采用高級語言結構，如module、always、initial、fork/join/task、function、for、repeat、while、wait、event、if、case、@等。RTL級（register tr
          • 
                    	                        
        • 關鍵字：
                        FPGA  verilog HDL  抽象級別                          
          • 
                   	
        
                    
        
                
        
                                
        
                    
        Verilog HDL基礎知識2之運算符
        
                                                            
          
                    	
        • Verilog HDL 運算符介紹算術運算符首先我們介紹的是算術運算符，所謂算術邏輯運算符就是我們常說的加、減、乘、除等，這類運算符的抽象層級較高，從數字邏輯電路實現上來看，它們都是基于與、或、非等基礎門邏輯組合實現的，如下。/是除法運算，在做整數除時向零方向舍去小數部分。%是取模運算，只可用于整數運算，而其他操作符既可用于整數運算，也可用于實數運算。例子：我們在生成時鐘的時候，必須需選擇合適的timescale和precision。當我們使用“PERIOD/2”計算延遲的時候，必須保證除法不會舍棄小數部
          • 
                    	                        
        • 關鍵字：
                        FPGA  verilog HDL  運算符                          
          • 
                   	
        
                    
        
                
        
                                                

                
        
	                
        
		                	
        
	
        
	共191條
	1/13															1																2																3																4																5																6																7																8																9																10																																								»
			›|
		
	
        
		                
        
	               	
        
                
        
        	
        
            
        
        
        
	
        
	
	
        

        

        
        		關于我們 - 
        		廣告服務 - 
        		企業會員服務 - 
        		網站地圖 - 
        		聯系我們 - 
        		征稿 - 
        		友情鏈接 - 
        		手機EEPW
        		
        
        		Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        
        		《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
        
      			備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473
      		
        
    	
        
  	





        




        






主站蜘蛛池模板：
靖西县|
皋兰县|
竹北市|
诸城市|
永泰县|
嘉义市|
临朐县|
洛隆县|
左云县|
丹江口市|
玉门市|
湖州市|
临武县|
大邑县|
聂拉木县|
新乡县|
赤水市|
达孜县|
海晏县|
巴楚县|
沙田区|
那曲县|
北海市|
长岛县|
青冈县|
囊谦县|
富源县|
乳山市|
苏州市|
白朗县|
海门市|
澎湖县|
淄博市|
裕民县|
泗洪县|
江孜县|
天津市|
明水县|
涪陵区|
保山市|
宜兰市|