首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> cadence

        cadence 文章 進入cadence技術社區

        EDA工具:太貴,太便宜?

        •   如果你問不同的人,會得出截然相反的結論。   幾年前筆者參加過某EDA產品發布會后,咨詢一家國內某微電子所的專家對此意見,他說:“一套新的設計工具要20萬美元!相當于我們所一年的利潤,而且這只是一個設計工具!”頓時,筆者為高科技即將造福我國設計業的興奮勁兒被冷卻了。   但是你去問EDA公司,他們的觀點就不同了。最典型的,記得一家EDA廠商的老總說:你不要看一件東西本身的價格有多少,而要看它實際帶來的價值有多大?如果你拿一個工具可以開發一個流行的產品,帶來了100萬美元的
        • 關鍵字: EDA  Cadence  IC設計業  居龍先生  

        Cadence推出C-to-Silicon Compiler

        •   加州圣荷塞,2008年7月15日——全球電子設計創新領先企業Cadence設計系統公司(納斯達克: CDNS),今天宣布推出Cadence® C-to-Silicon Compiler,這是一種高階綜合產品,能夠讓設計師在創建和復用系統級芯片IP的過程中,將生產力提高10倍。C-to-Silicon Compiler中的創新技術成為溝通系統級模型之間的橋梁,它們通常是用C/C++ 和SystemC寫成的,而寄存器傳輸級(RTL)模型通常被用于檢驗、實現和集成SoC。這種
        • 關鍵字: Cadence  SoC  C-to-Silicon Compiler  半導體  

        Cadence推出C-to-Silicon Compiler拓展系統級產品

        •   全球電子設計創新領先企業Cadence設計系統公司(納斯達克: CDNS),今天宣布推出Cadence® C-to-Silicon Compiler,這是一種高階綜合產品,能夠讓設計師在創建和復用系統級芯片IP的過程中,將生產力提高10倍。C-to-Silicon Compiler中的創新技術成為溝通系統級模型之間的橋梁,它們通常是用C/C++ 和SystemC寫成的,而寄存器傳輸級(RTL)模型通常被用于檢驗、實現和集成SoC。這種重要的新功能對于開發新型SoC和系統級IP,用于消費電子、無
        • 關鍵字: Cadence  C-to-Silicon Compiler  

        Cadence推出C-to-Silicon Compiler拓展系統級產品

        •   全球電子設計創新領先企業Cadence設計系統公司(納斯達克: CDNS),今天宣布推出Cadence® C-to-Silicon Compiler,這是一種高階綜合產品,能夠讓設計師在創建和復用系統級芯片IP的過程中,將生產力提高10倍。C-to-Silicon Compiler中的創新技術成為溝通系統級模型之間的橋梁,它們通常是用C/C++ 和SystemC寫成的,而寄存器傳輸級(RTL)模型通常被用于檢驗、實現和集成SoC。這種重要的新功能對于開發新型SoC和系統級IP,用于消費電子、無
        • 關鍵字: Cadence  RTL  SoC  IP  

        CADENCE與Common Platform及ARM合作提供45納米RTL-to-GDSII參考流程

        •   全球電子設計創新企業Cadence設計系統公司(NASDAQ: CDNS)今天宣布面向Common Platform™技術的45納米參考流程將于2008年7月面向大眾化推出。Cadence®與Common Platform技術公司包擴IBM、特許半導體制造公司和三星聯合開發RTL-to-GDSII 45納米流程,滿足高級節點設計需要。該參考流程基于對應Common Power Format(CPF)的Cadence低功耗解決方案,而且還包含來自Cadence的關鍵可制造性設計(De
        • 關鍵字: CADENCE  Common Platform  ARM  RTL-to-GDSII  低功耗  

        Cadence為TSMC提供高級可制造性設計(DFM)解決方案

        •   Cadence設計系統公司宣布其多種領先技術已經納入TSMC參考流程9.0版本中。這些可靠的能力幫助設計師使其產品更快地投入量產,提供了自動化的、前端到后端的流程,實現高良品率、省電型設計,面向晶圓廠的40納米生產工藝。   Cadence已經在多代的工藝技術中與TSMC合作,開發參考流程,提供低功耗設計能力和高級DFM方法學。通過參考流程9.0,Cadence將這些性能拓展到該晶圓廠的40納米工藝節點,使用光刻物理分析和強化的統計靜態時序分析能力,此外一直追隨TSMC參考流程的Cadence已經支
        • 關鍵字: Cadence  晶圓  設計  DFM  低功耗  

        Cadence多種領先技術納入TSMC參考流程9.0版本

        •   全球電子設計創新企業Cadence設計系統公司(NASDAQ: CDNS)今天宣布其多種領先技術已經納入TSMC參考流程9.0版本中。這些可靠的能力幫助設計師使其產品更快地投入量產,提供了自動化的、前端到后端的流程,實現高良品率、省電型設計,面向晶圓廠的40納米生產工藝。   “TSMC和Cadence之間的合作提供了自動化的設計技術,這是在高級工藝節點上實現低風險和快速量產的必要技術,”TSMC設計基礎架構營銷部高級主管S.T. Juang說。   Cadence已經在多
        • 關鍵字: Cadence  TSMC  DFM  

        Cadence與UMC推出65納米低功耗參考設計流程

        •   全球電子設計創新企業Cadence設計系統公司 (NASDAQ: CDNS)與領先的全球半導體晶圓廠UMC (NYSE: UMC, TSE: 2303)今天宣布推出基于通用功率格式(CPF)的低功耗參考設計流程,面向UMC 65納米工藝。該參考流程讓客戶能夠在使用UMC的低功耗套件時實現最佳的65納米低功耗設計,該套件中包含了基于CPF的庫和其他知識產權。   這種65納米低功耗參考流程使用UMC的“Leon”測試芯片作為參考設計。Leon是一個開放源碼的32位RISC微處理
        • 關鍵字: Cadence  UMC  低功耗  Leon  CPF  

        Cadence推出對應OVM的驗證IP

        •   全球電子設計創新企業Cadence 設計系統公司(NASDAQ: CDNS)今天宣布推出首批兩款對應開放式驗證方法學(OVM)的高級測試平臺驗證IP(VIP)產品。這些改進能夠讓迅猛發展的OVM用戶團體輕松獲得Cadence®指標導向型驗證解決方案,可預測地實現高質量驗證閉合。AMBA® 3 AXI ™ 和AMBA AHB™ VIP已經在數百種設計中得以證明,現在作為多語言的通用驗證組件(Universal Verification Components ,UV
        • 關鍵字: Cadence  OVM  驗證IP  VIP  

        Cadence強化的高級節點設計解決方案對定制IC設計實現經過實際生產驗證的改良

        •   全球電子設計創新領先企業Cadence設計系統公司(納斯達克: CDNS),今天公布了一系列新的定制IC設計功能,幫助芯片制造商加快大型復雜設計的量產化,尤其是在65納米及以下的高級節點工藝。這些經過實際生產證明對Virtuoso?技術的提升,進一步強化了Cadence用于降低風險和提升生產力的同時管理幾何尺寸與復雜性的全套解決方案。   對Virtuoso? 定制設計平臺的主要改進將會出現在最新版本中,提供更為緊密的可生產性整合、更好的寄生分析,更快的仿真工具,用于精確而高效地驗證
        • 關鍵字: Cadence  IC  定制數字  模擬/混合信號  系統級芯片設計  Virtuoso  

        Cadence新技術加速模擬和混合信號驗證

        •   全球電子設計創新領先企業Cadence設計系統公司(納斯達克: CDNS),今天宣布Cadence®Virtuoso® Spectre® Circuit Simulator中的高級“turbo”技術目前已經推出,這是業界領先的模擬SPICE電路仿真器,獲得了全面的晶圓廠支持。這種turbo技術能夠在提升性能的同時,確保硅片的精確性,讓設計師能夠驗證他們復雜的大型模擬設計,例如PLL(phase-locked loops)、ADC(analog-to-di
        • 關鍵字: Cadence  turbo  Cadence?Virtuoso? Spectre? Circuit Simulator  

        Cadence聯手香港科技園

        • 中國香港,2008年2月19日——全球電子設計創新領導廠商Cadence設計系統公司(納斯達克: CDNS)今天宣布香港科技園公司(香港科技園)已經選擇Cadence為其通信、無線、移動和多媒體產業的客戶提供更先進的EDA技術和解決方案。通過與Cadence的合作,香港科技園幫助香港政府為眾多中小型IC企業提供支持。此外,該合作關系再次確認了Cadence做為EDA供應商在香港的領先地位。 “通過我們與全球領先的EDA供應商Cadence的合作,香港IC設計平臺已
        • 關鍵字: Cadence 香港科技園  

        CADENCE硬件仿真器在Ethernet交換芯片驗證中的應用

        •   隨著網絡通信的高速發展,集成多種內容的以太網交換芯片在網絡通信中起著越來越重要的作用,如何加快以太網交換芯片的開發速度,縮短驗證的周期,是我們面臨的重要課題,為此,我們選用了CADENCE硬件仿真器Palladium作為驗證加速平臺。   1 概述   隨著網絡通信的高速發展,集成多種內容的以太網交換芯片在網絡通信中起著越來越重要的作用,如何加快以太網交換芯片的開發速度,縮短驗證的周期,是我們面臨的重要課題,為此,我們選用了Cadence硬件仿真器Palladium作為驗證加速平臺。   Cad
        • 關鍵字: CADENCE  

        Cadence攜手ARM為多核與低功耗器件提供參考方法學

        •   Cadence設計系統公司與ARM 宣布推出兩種由它們聯合開發的新的實現參考方法學,一種用于ARM11(TM) MPCore(TM)多核處理器,另一種用于ARM1176JZF-S(TM)處理器的低功耗實現,后者集成了ARM® Intelligent Energy Manager (IEM(TM))技術。針對這兩款ARM處理器的這些Cadence參考方法學是兩個公司緊密合作的成果,為設計多核、低功耗器件的共同客戶提供了增強的設計解決方案。   “Cadence低功耗解決方案包括Encounte
        • 關鍵字: 嵌入式系統  單片機  Cadence  ARM  處理器  MCU和嵌入式微處理器  

        CADENCE改進企業驗證產品提高工程師效率

        •   Cadence設計系統公司宣布為Cadence® Incisive® Enterprise驗證產品系列添加全新技術,讓工程師團隊能夠解決多模式手機、游戲機和HD-DVD播放器等產品越來越復雜的芯片設計問題。Incisive技術目前為新開發的開放型驗證方法學(OVM)提供支持,這是一種強大的全新面向方面生成引擎,也是Cadence事務型加速(TBA)的第二代,為多測試平臺語言提供本征支持,在不同驗證語言和各種與生產效率有關的方面都進行了改良。這種全新的面向方面生成引擎利用面向方面編程(A
        • 關鍵字: 嵌入式系統  單片機  Cadence  HD-DVD  消費電子  
        共359條 19/24 |‹ « 15 16 17 18 19 20 21 22 23 24 »
        關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
        主站蜘蛛池模板: 衢州市| 临高县| 通山县| 扎鲁特旗| 莫力| 华阴市| 临泽县| 沙洋县| 安康市| 晋江市| 花莲市| 灌阳县| 临沧市| 海兴县| 庆安县| 铅山县| 鹿邑县| 黑水县| 类乌齐县| 五大连池市| 商丘市| 正安县| 金阳县| 重庆市| 六枝特区| 绥德县| 黄龙县| 黄冈市| 佳木斯市| 竹北市| 扶风县| 新蔡县| 康乐县| 洛宁县| 秀山| 铁岭市| 诸暨市| 剑川县| 凤山市| 濉溪县| 永新县|