cadence 文章 最新資訊
Cadence聯(lián)手香港科技園
- 中國香港，2008年2月19日——全球電子設(shè)計創(chuàng)新領(lǐng)導(dǎo)廠商Cadence設(shè)計系統(tǒng)公司(納斯達克: CDNS)今天宣布香港科技園公司（香港科技園）已經(jīng)選擇Cadence為其通信、無線、移動和多媒體產(chǎn)業(yè)的客戶提供更先進的EDA技術(shù)和解決方案。通過與Cadence的合作，香港科技園幫助香港政府為眾多中小型IC企業(yè)提供支持。此外，該合作關(guān)系再次確認了Cadence做為EDA供應(yīng)商在香港的領(lǐng)先地位。 “通過我們與全球領(lǐng)先的EDA供應(yīng)商Cadence的合作，香港IC設(shè)計平臺已
- 關(guān)鍵字： Cadence 香港科技園
CADENCE硬件仿真器在Ethernet交換芯片驗證中的應(yīng)用
- 隨著網(wǎng)絡(luò)通信的高速發(fā)展，集成多種內(nèi)容的以太網(wǎng)交換芯片在網(wǎng)絡(luò)通信中起著越來越重要的作用，如何加快以太網(wǎng)交換芯片的開發(fā)速度，縮短驗證的周期，是我們面臨的重要課題，為此，我們選用了CADENCE硬件仿真器Palladium作為驗證加速平臺。 1 概述 隨著網(wǎng)絡(luò)通信的高速發(fā)展，集成多種內(nèi)容的以太網(wǎng)交換芯片在網(wǎng)絡(luò)通信中起著越來越重要的作用，如何加快以太網(wǎng)交換芯片的開發(fā)速度，縮短驗證的周期，是我們面臨的重要課題，為此，我們選用了Cadence硬件仿真器Palladium作為驗證加速平臺。 Cad
- 關(guān)鍵字： CADENCE
Cadence攜手ARM為多核與低功耗器件提供參考方法學(xué)
- Cadence設(shè)計系統(tǒng)公司與ARM 宣布推出兩種由它們聯(lián)合開發(fā)的新的實現(xiàn)參考方法學(xué)，一種用于ARM11(TM) MPCore(TM)多核處理器，另一種用于ARM1176JZF-S(TM)處理器的低功耗實現(xiàn)，后者集成了ARM® Intelligent Energy Manager (IEM(TM))技術(shù)。針對這兩款A(yù)RM處理器的這些Cadence參考方法學(xué)是兩個公司緊密合作的成果，為設(shè)計多核、低功耗器件的共同客戶提供了增強的設(shè)計解決方案。 “Cadence低功耗解決方案包括Encounte
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機 Cadence ARM 處理器 MCU和嵌入式微處理器
CADENCE改進企業(yè)驗證產(chǎn)品提高工程師效率
- Cadence設(shè)計系統(tǒng)公司宣布為Cadence® Incisive® Enterprise驗證產(chǎn)品系列添加全新技術(shù)，讓工程師團隊能夠解決多模式手機、游戲機和HD-DVD播放器等產(chǎn)品越來越復(fù)雜的芯片設(shè)計問題。Incisive技術(shù)目前為新開發(fā)的開放型驗證方法學(xué)(OVM)提供支持，這是一種強大的全新面向方面生成引擎，也是Cadence事務(wù)型加速(TBA)的第二代，為多測試平臺語言提供本征支持，在不同驗證語言和各種與生產(chǎn)效率有關(guān)的方面都進行了改良。這種全新的面向方面生成引擎利用面向方面編程(A
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機 Cadence HD-DVD 消費電子
Cadence喜迎第100家Encounter Timing System用戶
- Cadence設(shè)計系統(tǒng)公司宣布創(chuàng)新的 Cadence® Encounter® Timing System 簽收解決方案自從一年前推出以來，已經(jīng)為100家客戶所采用和配置。Encounter Timing System目前已經(jīng)被TSMC、Freescale 半導(dǎo)體和智原科技.等公司采用，在無論是網(wǎng)絡(luò),通訊器件還是微處理器和圖形芯片等尖端芯片的設(shè)計和開發(fā)上扮演著重要角色。Encounter Timing System目前正在被第99和100家客戶使用，他們是新成立不久的Luminary M
- 關(guān)鍵字： 消費電子 Cadence 圖形芯片 微處理器 消費電子
Cadence推出面向最新的Cadence® Virtuoso®平臺版本的晶圓廠設(shè)計工具包
- Cadence設(shè)計系統(tǒng)公司與半導(dǎo)體晶圓廠UMC公司宣布推出面向最新的Cadence® Virtuoso®定制設(shè)計平臺(IC6.1)版本的UMC 65納米晶圓廠設(shè)計工具包(FDKs)。這一工具包將為設(shè)計師提供邏輯/模擬模式65納米標準性能(SP)和邏輯/模擬模式65納米低漏電(LL)工藝。Cadence Virtuoso技術(shù)有助于加速、混合信號和RF器件的精確芯片設(shè)計。 “這種65納米RF設(shè)計工具包的推出將會幫助我們的客戶更快地意識到我們的經(jīng)過產(chǎn)品驗證的65納米SP 和RF LL技
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機 Cadence UMC 晶圓
采用創(chuàng)新思維，Cadence新工具讓45nm IC量產(chǎn)提速！
- 45nm節(jié)點被稱為IC設(shè)計的分水嶺，因為在這一節(jié)點，不僅半導(dǎo)體材料特性、光刻技術(shù)已經(jīng)接近極限，而且EDA工具也要面臨更高層次抽象、創(chuàng)新平臺、DFM、多電源域等諸多新挑戰(zhàn)，針對這一節(jié)點上的EDA工具開發(fā)需要更多創(chuàng)新的思維和策略。因為挑戰(zhàn)很多，所以業(yè)界人士對45nm的芯片設(shè)計和制造未來憂心忡忡。不過，欣喜的是，在9月11日硅谷的CDNLive!用戶會議上，Cadence向領(lǐng)先的半導(dǎo)體設(shè)計者和經(jīng)理們展示了自己的45nm設(shè)計流程。其對應(yīng)的產(chǎn)品Cadence Encounter數(shù)字設(shè)計平臺因采用了創(chuàng)新的思維和策
- 關(guān)鍵字： 創(chuàng)新思維 Cadence 45nm IC量產(chǎn) MCU和嵌入式微處理器
FARADAY選擇CADENCE VOLTAGESTORM用于高級65納米低功耗簽收
- Cadence設(shè)計系統(tǒng)公司與領(lǐng)先的ASIC和硅智產(chǎn)(SIP)無晶圓IC設(shè)計公司智原科技宣布智原已經(jīng)采用Cadence® VoltageStorm® 功率分析技術(shù)進行低功耗簽收，并支持智原的尖端低功耗設(shè)計。智原使用VoltageStorm的靜態(tài)和動態(tài)功率分析檢驗其高級低功耗設(shè)計技術(shù)，包括功率門控、去耦合電容優(yōu)化和多電源多電壓(MSMV)規(guī)劃。 智原有一套現(xiàn)成的功率分析解決方案，目前已經(jīng)成功發(fā)展到90納米級別。不過由于意識到了65納米及以下級別低功耗簽收帶來的新技術(shù)挑戰(zhàn)，智原對目前市
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機 Cadence IC ASIC MCU和嵌入式微處理器
CADENCE公布新的RF技術(shù)簡化納米級無線設(shè)備芯片的設(shè)計
- Cadence設(shè)計系統(tǒng)公司宣布推出Virtuoso Passive Component Designer，這是一種面向電感、變壓器和傳輸線設(shè)計、分析與建模的完整流程。這種新技術(shù)讓模擬與RF設(shè)計師能夠輕易掌握無源元件的設(shè)計，迅速開發(fā)出復(fù)雜的無線SoC和RFIC。Virtuoso Passive Component Designer從感應(yīng)系數(shù)、Q值和頻率等設(shè)計規(guī)范開始，幫助設(shè)計師為他們的特定應(yīng)用和工藝技術(shù)自動生成最適宜的感應(yīng)器件，實現(xiàn)更高的性能和更小的面積。內(nèi)置的精確3D全波解算器用于檢驗生成的器件，不再
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機 CADENCE RF 芯片 模擬IC
Cadence低功耗解決方案加快無線設(shè)備的開發(fā)速度
- Cadence設(shè)計系統(tǒng)公司，宣布G2 Microsystems已經(jīng)使用Cadence®低功耗解決方案開發(fā)了創(chuàng)新的無線移動跟蹤設(shè)備。這種完整、集成的且易用的流程，基于Si2標準的通用功率格式(CPF)，讓G2 Microsystems能夠?qū)崿F(xiàn)更快上市以及超低功耗的目標。 G2 Microsystems總部位于加州坎貝爾市，專門設(shè)計和制造超低功耗、特定用途的Wi-Fi解決方案，用于實時方位跟蹤、無線傳感、移動設(shè)備和資產(chǎn)跟蹤標識等用途。該公司利用其低功耗Wi-Fi專業(yè)技術(shù)以及全面應(yīng)用Caden
- 關(guān)鍵字： 通訊 無線 網(wǎng)絡(luò) Cadence 無線設(shè)備 無線網(wǎng)絡(luò)
SMIC推出基于CPF的CADENCE 低功耗數(shù)字參考流程
- 中芯國際集成電路制造有限公司與Cadence設(shè)計系統(tǒng)有限公司，今天宣布 SMIC 正推出一種基于通用功率格式 (CPF) 的90納米低功耗數(shù)字參考流程，以及兼容 CPF 的庫。SMIC 還宣布其已經(jīng)加盟功率推進聯(lián)盟 (PFI)。 這種新流程使用了由 SMIC 開發(fā)的知識產(chǎn)權(quán)，并應(yīng)用了 Cadence 設(shè)計系統(tǒng)有限公司 (Nasdaq: CDNS) 的低功耗解決方案，其設(shè)計特點是可提高生產(chǎn)力、管理設(shè)計復(fù)雜性，并縮短上市時間。這種流程是 Cadence 與 SMIC 努力合作的結(jié)晶，進一步強化了彼此
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機 中芯國際 CPF CADENCE MCU和嵌入式微處理器
CADENCE與NXP簽訂為時數(shù)年的戰(zhàn)略協(xié)議
- Cadence設(shè)計系統(tǒng)公司與飛利浦創(chuàng)辦的獨立公司NXP半導(dǎo)體，今天宣布他們已經(jīng)簽訂一項為時數(shù)年的戰(zhàn)略協(xié)議，改協(xié)議將Cadence®定位為NXP的首選電子設(shè)計自動化(EDA)解決方案合作伙伴。 此次與Cadence加強戰(zhàn)略合作的舉動將會讓NXP簡化其供應(yīng)鏈，并通過穩(wěn)定而可靠的自動化集成電路(IC)設(shè)計及驗證產(chǎn)品提高其運作效率。此舉是兩家公司超過15年的合作關(guān)系史上的一座重要的里程碑。 本協(xié)議為Cadence和NXP提供了一個框架，以開發(fā)和開展需要的IC設(shè)計和設(shè)計驗證方法學(xué)，從而進一步
- 關(guān)鍵字： 消費電子 CADENCE NXP IC 消費電子
Cadence發(fā)布了一系列用于加快數(shù)字系統(tǒng)級芯片的新設(shè)計產(chǎn)品
- Cadence設(shè)計系統(tǒng)公司布了一系列用于加快數(shù)字系統(tǒng)級芯片（SoC）設(shè)計制造的新設(shè)計產(chǎn)品。這些新功能包含在高級Cadence®SoC與定制實現(xiàn)方案中，為設(shè)計階段中關(guān)鍵的制造變化提供了“設(shè)計即所得” (WYDIWYG)的建模和優(yōu)化。這可以帶來根據(jù)制造要求靈活調(diào)整的物理實現(xiàn)和簽收能力，便于晶圓廠的簽收。 今天在硅谷的CDNLive!用戶會議上，Cadence向領(lǐng)先的半導(dǎo)體設(shè)計者和經(jīng)理們展示了自己的45nm設(shè)計流程。其對應(yīng)的產(chǎn)品Cadence Encounter®數(shù)字IC設(shè)計平臺7.1版本將
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機 Cadence 數(shù)字系統(tǒng) 芯片 嵌入式
Cadence的新“錦囊”減少了采用功能驗證方法學(xué)的風(fēng)險和時間
- Cadence設(shè)計系統(tǒng)公司發(fā)布了面向無線和消費電子系統(tǒng)級芯片（SoC）設(shè)計的業(yè)界最全面的商用的驗證錦囊，幫助工程師們采用先進的驗證技術(shù)，減少風(fēng)險和應(yīng)用難度，以滿足上市時間要求。 Cadence® SoC功能驗證錦囊提供了一種經(jīng)過驗證的端到端方法學(xué)，它從模塊級驗證延伸至芯片和系統(tǒng)級高級驗證，并包含用于實現(xiàn)和管理的自動化方法學(xué)。該錦囊可提供完整的實例驗證規(guī)劃、事務(wù)級和時序精確的模型、設(shè)計和驗證IP、腳本和庫文件——它們都在無線領(lǐng)域的一些具有代表性的設(shè)計上得到了驗證，并提供實用的技術(shù)
- 關(guān)鍵字： 消費電子 Cadence 消費電子
Cadence與Mentor Graphics通過SystemVerilog驗證方法學(xué)實現(xiàn)協(xié)作
- Cadence設(shè)計系統(tǒng)公司與Mentor Graphics Corp.宣布他們將會讓一種基于IEEE Std. 1800TM-2005 SystemVerilog標準的驗證方法學(xué)標準化。開放式驗證方法學(xué)（Open Verification Methodology, OVM）將會面向設(shè)計師和驗證工程師帶來一種不受工具約束的解決方案，促進數(shù)據(jù)的可移植性和可互用性。它實現(xiàn)了SystemVerilog的承諾，擁有基于驗證IP（VIP）
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機 CADENCE MENTOR GRAPHICS 嵌入式
cadence介紹
EDA仿真軟件Cadence
--------------------------------------------------------------------------------
Cadence Design Systems Inc.是全球最大的電子設(shè)計技術(shù)(Electronic Design Technologies)、程序方案服務(wù)和設(shè)計服務(wù)供應(yīng)商。其解決方案旨在提升和監(jiān)控半導(dǎo) [ 查看詳細 ]
cadence相關(guān)帖子
cadence資料下載
cadence視頻
cadence專欄文章
相關(guān)主題
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473