Cadence設計系統公司發布Cadence®Allegro®系統互連設計平臺針對印刷電路板（PCB）設計進行的全新產品和技術增強.改進后的平臺為約束驅動設計提供了重要的新功能，向IC、封裝和板級設計領域的設計團隊提供新技術和增強以提升易用性、生產率和協作能力，從而為PCB設計工程師樹立了全新典范。 “隨著供電電壓下降和電流需要增加，在設計PCB系統上的功率提交網絡(Power Delivery Network)過程中必須考慮封裝和IC特性,”華為公司SI經
關鍵字：
Allegro Cadence PCB 消費電子 PCB 電路板 消費電子
Cadence發布了Cadence Virtuoso Multi-Mode Simulation (MMSIM 6.2版)。這是電子設計工業內首個端到端的定制IC模擬與驗證解決方案，使用通用、全集成的網表和模型數據庫來仿真射頻、模擬、存儲器和混合信號設計及設計模塊。這款突破性產品能夠讓設計者在仿真引擎間自由切換，而不會產生任何兼容或解釋問題，從而提高了一致性、精確性和設計覆蓋面，同時縮短了時間周期并降低了風險。整體效果是該產品降低了采用、支持和擁有成本，并
關鍵字：
CADENCE IC仿真 測量 測試 驗證方案
Cadence宣布基于65納米通用功率格式（CPF）面向Common Platform技術的參考流程即日上市。該參考流程是Cadence與Common Platform聯盟之間長期合作的最新成果，該聯盟的成員企業包括IBM、特許半導體制造和三星。 Cadence與Common Platform技術合作伙伴緊密合作，開發65納米流程。它基于Cadence數字IC設計平臺，包含Encounter Timing System和CPF，可加快低功耗系統級芯片（So
關鍵字：
65納米 Cadence 消費電子 消費電子
CADENCE發布了Cadence Encounter 數字IC設計平臺的最新軟件版本，增加了業內領先的功能特性，包括全芯片優化、面向65納米及以下工藝的超大規模混合信號設計支持，具有對角布線能力的Encounter X Interconnect Option，以及之前已經公布支持的基于Si2通用功率格式（CPF）1.0版本的低功耗設計。新平臺提供了L、XL和GXL三種配置，為先進半導體設計提供更佳的易用性，更短的設計時間以及更高的性能。 “最新版本Enc
關鍵字：
CADENCE DFM ENCOUNTER 電源技術 模擬技術 EDA IC設計
Cadence設計系統公司發布Cadence Encounter® 數字IC設計平臺的最新軟件版本，增加了業內領先的功能特性，包括全芯片優化、面向65納米及以下工藝的超大規模混合信號設計支持，具有對角布線能力的Encounter X Interconnect Option，以及之前已經公布支持的基于Si2通用功率格式（CPF）1.0版本的低功耗設計。新平臺提供了L、XL和GXL三種配置，為先進半導體設計提供更佳的易用性，更短的設計時間以及更高的性能。
“最新版本Encounter平臺的發
關鍵字：
Cadence IC設計 單片機 嵌入式系統 EDA IC設計
Cadence設計系統公司發布了面向Cadence® Allegro® PCB設計的Global Route Environment技術。這一革命性的技術結合了圖形化的互連流規劃架構和層次化全局布線引擎，為PCB設計人員提供了自動、智能的規劃和布線環境。作為首個將智能自動化引入前所未有領域的自動布線解決方案，Global Route Environment 技術代表了一次意義重大的飛躍，并建立了一種全新的PCB設計規
關鍵字：
Cadence Environment Global PCB設計 Route 單片機 嵌入式系統 PCB 電路板
Cadence設計系統公司今日發布了面向Cadence® Allegro® PCB設計的Global Route Environment技術。這一革命性的技術結合了圖形化的互連流規劃架構和層次化全局布線引擎，為PCB設計人員提供了自動、智能的規劃和布線環境。作為首個將智能自動化引入前所未有領域的自動布線解決方案，Global Route Environment 技術代表了一次意義重大的飛躍，并建立了一種全新的PCB設計規范。
該技術問世之前，PCB設計人員要花費幾周或幾個月的時間
關鍵字：
Cadence PCB 單片機 嵌入式系統 PCB 電路板
CADENCE宣布四家亞太芯片設計公司——Altek 公司、互芯集成電路有限公司（CoolSand Technologies）、韓國電子通信研究院(ETRI)以及 Moai電子公司已經選擇具有全局綜合技術的 Cadence® Encounter® RTL Compiler解決方案，以改良芯片設計，加快上市時間。Encounter RTL Compiler綜合與Encounter Confo
關鍵字：
CADENCE 單片機 競爭優勢 邏輯設計 嵌入式系統 通訊 網絡 無線 亞太芯片設計商
Cadence宣布飛思卡爾半導體公司已經采用Cadence Analog Mixed Signal (AMS) Methodology Kit。飛思卡爾是無線、網絡、汽車、消費和工業市場的嵌入式半導體設計及制造的全球領先企業。飛思卡爾已經采用AMS Methodology Kit以應用高級AMS技術、流程和方法學的主要功能。通過使用Cadence錦囊作為其基礎方法學，飛思卡爾能夠更加迅速地獲取并在全球實施、內部開發世界級設
關鍵字：
CADENCE 單片機 飛思卡爾 混合信號 流程開發 模擬 嵌入式系統
Cadence推出了Cadence Low-Power Solution，這是用于低功耗芯片的邏輯設計、驗證和實現的業界第一套完全集成的、標準化的流程。Cadence Low-Power Solution將領先的設計、驗證和實現技術與Si2 Common Power Format （CPF）相集成，為IC工程師提供端到端的低功耗設計方案。CPF是在設計過程初期詳細定義節約功耗技術的標準化格式。通過在整個設計過程中保存低功耗
關鍵字：
Cadence CPF 解決方案
在ARM公司, Virage Logic Corporation 公司和Altos Design Automation公司的支持下,Cadence設計系統公司、Magma®公司和Extreme DA宣布，在Si2組織的Open Modeling Coalition框架下成功開發出一種全新的標準統計分析庫格式。這種開放的統計庫格式是基于電流源模型。其開發目的除了促進65納米及以下工藝節點的設計工具和方法學之
關鍵字：
CADENCE DA MAGMA和EXTREME Si2 電源技術 模擬技術 統計分析 行業標準庫格式
Cadence 設計系統公司與中芯國際集成電路制造有限公司宣布，兩家公司已經聯合開發出低功耗數字設計參考流程，支持SMIC先進的90納米工藝技術。該設計參考流程包含對Cadence® Encounter®時序系統的支持，以滿足設計師為計算機、消費電子、網絡及無線產品市場開發集成電路越來越高的需求。 該設計參考流程結合了Cadence Encounter數字IC設計平臺和Cadence可制造性設計(DFM）技術，攻克
關鍵字：
90納米 CADENCE 單片機 低功耗 工業控制 解決方案 嵌入式系統 通訊 網絡 無線 中芯國際 工業控制
Cadence設計系統有限公司今日宣布推出業界第一套完整的能夠推動SiP IC 設計主流化的EDA產品。 Cadence解決方案針對目前SiP設計中依賴 ‘專家工程’的方式存在的固有局限性，提供了一套自動化、 整合的、可信賴并可反復采用的工藝以滿足無線和消費產品不斷提升的需求。這套新產品包括Cadence® Radio Frequency SiP Methodology Kit， 兩款新的
關鍵字：
Cadence EDA IC設計 EDA IC設計
cadence介紹
EDA仿真軟件Cadence
--------------------------------------------------------------------------------
Cadence Design Systems Inc.是全球最大的電子設計技術(Electronic Design Technologies)、程序方案服務和設計服務供應商。其解決方案旨在提升和監控半導 [
查看詳細 ]
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473