下半年，2nm競爭升溫

預計 2025 年下半年全球對下一代 2 納米半導體的領先競爭將愈演愈烈，頂級代工廠臺積電和三星電子準備開始大規模生產。與此同時，英特爾也希望通過推出更先進的 1.8nm 制程技術來超越競爭對手。

據報道，臺積電已開始接收其 2 納米工藝節點的客戶訂單。這些芯片預計將于今年下半年在其位寶山和高雄的工廠生產。

這對臺積電來說是一個重要的里程碑，因為它首次在其 2nm 芯片中采用了環柵 (GAA) 晶體管架構。與目前的 3nm 技術相比，新節點有望將性能提高 10-15%，功耗降低 25-30%，晶體管密度提高 15%。

與此同時，第二大晶圓代工企業三星電子也計劃在 2025 年下半年實現 2nm 芯片的量產。

該公司在其最新財報中確認，將于今年開始采用其 2nm 工藝生產移動芯片。雖然該公司沒有透露具體產品，但普遍認為這款芯片是 Exynos 2600，預計將于 2026 年初應用于即將推出的 Galaxy S26 系列。

三星是首家在其 3nm 芯片上采用 GAA 技術的公司，但初期因良率低而陷入困境。該公司目前的目標是利用其早期經驗來提高其 2nm 生產效率。

據消息，臺積電目前在全球晶圓代工市場占據主導地位，到 2025 年第一季度，其市場份額為 67.6%。該報還補充說，臺積電 2 納米良率已超過 60%，這是穩定量產的關鍵水平。

相比之下，據報道三星的成品率約為 40%，市場份額為 7.7%。三星的 2nm GAA 工藝良率仍在爬坡階段。盡管三星聲稱其 2nm 節點的良率已超過 40%，相比早期的 30% 有了明顯提升，但仍遠低于臺積電的水平。為了提升良率，三星正通過優化制造流程和加強系統 LSI 與晶圓代工事業部之間的協作來降低成本并提高效率。不過，要達到穩定的量產水平（通常需要 70% 以上的良率），三星仍需時間。

隨著 FinFET 工藝逐漸接近物理極限，GAA（Gate-All-Around，環柵晶體管）架構成為延續摩爾定律的關鍵技術。臺積電、三星電子和英特爾都在推進其 2nm 及以下制程節點的 GAA 方案，但它們的具體實現方式有所不同。

臺積電在其 2nm 工藝中采用了傳統的 GAA 納米線結構，即使用圓形截面的硅納米線作為溝道，通過柵極完全包裹溝道以實現最優的靜電控制，從而大幅降低漏電流并提高能效。這種設計更適用于低功耗應用場景，例如智能手機芯片和物聯網設備。

三星電子則采用了一種獨特的 MBCFET（Multi-Bridge Channel FET，多橋通道場效應晶體管）結構，這是 GAA 的一種變體形式，其溝道由水平堆疊的矩形納米片構成。相比納米線，納米片結構的寬度可以靈活調整，從而提升電流驅動能力（比 FinFET 高約 30%），更適合高性能計算場景，如 AI 加速器和 HPC 芯片。

英特爾也在推進其 18A 工藝（即 1.8nm 節點），該工藝基于 RibbonFET GAA 架構，同樣采用納米線/納米帶結構，但強調更高的性能密度和更低的延遲。英特爾希望通過這一代工藝實現「超代際」性能躍升，挑戰臺積電和三星的領先地位。

這三種 GAA 技術各有優劣，臺積電的方案注重穩定性和能效，三星的方案側重性能擴展，而英特爾則試圖通過創新結構實現綜合性能突破。未來，GAA 架構可能進一步演進為 CFET（互補 FET），將 nFET 與 pFET 垂直堆疊，進一步縮小標準單元尺寸。

盡管競爭激烈，2nm 市場前景依然強勁。

臺積電董事長魏哲家表示，受智能手機和高性能計算需求的推動，2nm 芯片的需求已經超過 3nm 一代。

他還指出，預計前兩年 2nm 芯片設計或流片數量將超過 3nm、4nm 和 5nm 等之前的節點。

Counterpoint Research 預測，臺積電 2nm 產能將在 2025 年第四季度達到滿負荷狀態，比以往任何節點都更快。預計主要客戶將包括蘋果、高通、聯發科、AMD，甚至英特爾。

為了保持競爭力，三星正在采取戰略舉措，加強其代工業務。該公司最近聘請了臺積電前高管韓美林（Margaret Han）領導其美國代工業務。

與此同時，美國芯片制造商英特爾正押注 1.8nm 工藝（即 18A），以扭轉其代工業務。

英特爾代工服務總經理 Kevin O'Buckley 承認，公司錯過了一些早期的最后期限，但他確認 18A 目前有望在 2025 年下半年實現大批量生產, 并預計到 2027 年月產能將達到 2 至 3 萬片。

他表示，「我非常直接地承認，我們沒有提供 18A 的所有時間表。」英特爾希望利用這一新工藝在先進節點競賽中挑戰臺積電和三星。其 18A 工藝目前的良率約為 50%，雖然相較初期已有改善，但仍處于試產階段。然而，如何在短時間內大幅提升良率仍是英特爾面臨的主要挑戰之一。