臺積電避免使用高NA EUV光刻技術

該公司在研討會上介紹了 A14 工藝，稱預計將于 2028 年投產。之前已經說過，A16 工藝將于 2026 年底出現，也不需要高 NA EUVL 工具。

“從 2nm 到 A14，我們不必使用高 NA，但我們可以在加工步驟方面繼續保持類似的復雜性，”據報道，業務發展高級副總裁 Kevin Zhang 在發布會上說。

這與英特爾形成鮮明對比，英特爾在積極采用高 NA 方面一直積極實施一項計劃，以趕上半導體代工市場領導者臺積電和三星。英特爾是第一家獲得高數值孔徑 EUVL 工具的公司，并計劃在 2025 年開始使用其 18A 制造工藝制造采用高數值孔徑 EUVL 的芯片。

一切都與價格標簽有關

臺積電延遲采用的一個關鍵原因可能是壟斷供應商 ASML Holding NV 對這些工具的極高價格標簽。據說高 NA EUV 曝光機的價格約為 3.8 億美元，是上一代低 NA EUV 曝光機約 1.8 億美元的兩倍多。

TSMC 顯然已經計算出，使用低 NA EUVL 的多重圖形化更具成本效益，并且在線停留時間略長。此外，它將受益于使用當前一代設備的卓越、成熟的產量。

英特爾是否會堅持積極采用這項技術還有待觀察，因為它現在有一位新任首席執行官 Lip-Bu Tan，他對 Intel Foundry 的計劃尚未完全披露。

英特爾與臺積電

另據報道，英特爾和臺積電已達成初步協議，成立一家合資企業來經營英特爾的芯片制造工廠。

譚告訴分析師，他最近會見了臺積電首席執行官 CC Wei 和臺積電創始人兼前董事長 Morris Chang。“Morris 和 CC 是我非常老的朋友。我們最近還開會，試圖找到我們可以合作的領域，這樣我們就可以創造一個雙贏的局面，“Tan 在分析師電話會議上說。

TSMC 的 A14 制造工藝的第一個實例沒有使用背面配電。一種名為 A14P 的變體，其背面配電將于 2029 年推出，隨后的高性能版本 A14X 可能是高數值孔徑 EUVL 的候選者。

即使英特爾和三星繼續采用高數值孔徑 EUVL 以在領先工藝中趕上臺積電，它們也面臨著開發成本。通過率先進行這項開發，他們可以為 TSMC 在認為采用具有成本效益時介入并使用高 NA EUVL 鋪平道路。