UCIe IP 子系統支持 36G 芯片間數據速率

Alphawave Semi 公司宣布其 UCIe IP 子系統在 TSMC N2 工藝上成功流片，支持 36G 芯片間數據傳輸速率。該 IP 與 TSMC 的 Chip-on-Wafer-on-Substrate (CoWoS)先進封裝技術完全集成，為下一代芯片 let 架構解鎖了突破性的帶寬密度和可擴展性。

這一里程碑，基于 Alphawave Semi 最近發布的 AI 平臺，展示了其支持未來異構 SoC 和擴展超大規模 AI 和 HPC 工作負載的能力。通過這次流片，Alphawave Semi 成為首批在 2nm 納米片技術上實現 UCIe 連接的公司之一，標志著開放芯片 let 生態系統邁出了重要一步。

“我們的 36G 子系統驗證了新一代高密度、低功耗芯片 let 連接，并為 64G UCIe 及更高性能鋪平了道路——這對于 AI 和高基數網絡應用至關重要，”Alphawave Semi 定制硅和 IP 業務高級副總裁兼總經理 Mohit Gupta 表示。

UCIe IP 子系統提供 36G 性能，具有 11.8 Tbps/mm 帶寬密度，超低功耗和延遲，以及高級功能，如每通道實時健康監測和全面的可測試性。符合 UCIe 2.0 標準，該子系統支持多種協議，包括 PCIe、CXL、AXI、CHI 等，使用 Alphawave Semi 高度可配置和高效的 D2D 控制器。

Alphawave Semi 正在推進關鍵生態系統合作，以實現突破性技術，利用基于 D2D 的開芯片互操作性，為行業推動更廣泛的 AI 連接平臺。

“我們與 Alphawave Semi 的最新合作突顯了我們共同致力于通過充分利用臺積電先進工藝和封裝技術的性能與能效優勢，推動高性能計算發展的承諾，”臺積電先進技術業務發展總監 Yuan Lipen 表示。“這一里程碑展示了與我們的開放創新平臺?（OIP）合作伙伴如 Alphawave Semi 緊密合作，能夠快速交付先進接口 IP 和定制硅解決方案，以滿足人工智能和云基礎設施日益增長的需求。”

Alphawave Semi 正在執行其下一代 UCIe 的交付計劃，支持 64G UCIe，賦能人工智能和 HPC 客戶在快速發展的芯片驅動領域保持領先。