這一次，三星被臺積電卡脖子了

在晶圓代工領域，三星與臺積電是純粹的競爭關系，但在存儲芯片市場，作為行業霸主，三星卻不得不尋求與臺積電深入合作，這都是英偉達惹的禍。

據 DigiTimes 報道，三星 HBM3E 內存尚未通過英偉達的測試，仍需要進一步驗證，這是因為卡在了臺積電的審批環節。作為英偉達 AI GPU 芯片的制造和封裝廠，臺積電是英偉達驗證環節的重要參與者。據悉，臺積電采用的是基于 SK 海力士 HBM3E 產品設定的檢測標準，而三星的 HBM3E 產品在制造工藝上有些差異，例如，SK 海力士芯片封裝環節采用了 MR-MUF 材料技術，三星則是基于 TC-NCF 技術，這會對一些參數產生影響。

三星在 4 月表示，其 8 層垂直堆疊的 HBM3E 已經在 4 月量產，并計劃在今年第二季度量產 12 層堆疊的 HBM3E，比原計劃提前了一個季度。按照三星的說法，為了更好地應對生成式 AI 日益增長的需求，該公司加快了新款 HBM 產品的項目進度。

自從 HBM 問世并量產以來，SK 海力士一直是英偉達為其 AI GPU 配備該類內存的獨家供應商，發展到 HBM3E 版本，依然如此，只是從 2024 年第二季度開始，另外兩家內存大廠才開始加入英偉達 HBM 供應鏈。因此，SK 海力士是行業霸主，市場份額超過 80%。

2022 年，SK 海力士專為英偉達的 H100 設計了 HBM3，其性能令人驚訝，且 HBM 在經濟上是可行的，并一舉確立了行業地位。在這種情況下，三星和美光準備花費數十億美元來擴大芯片生產能力。最近，三星推出了其 12 層堆疊的 HBM3E，旨在將其與 SK 海力士和美光的 8 層堆疊產品區分開來。

在不久前舉行的年度股東大會上，SK 海力士非常享受它的勝利成果，這家韓國內存制造商表示，HBM 必須為客戶「定制和專業化」，這是在強調其與英偉達的深厚關系。

同期，三星也宣布了其 HBM 產量的增長計劃，一位高管表示，該公司計劃今年將芯片產量增加兩倍。英偉達首席執行官黃仁勛（Jensen Huang）在 Blackwell 產品發布會上表示，正在對三星的 HBM3E 進行資格認證，黃仁勛這是在側面敲打 SK 海力士，以避免供應商一家獨大，出現客大欺店的情況。

相對于三星和 SK 海力士，美光（Micron）晚一年才推出 HBM 產品，但憑借其在 HBM3E 版本產品上的「彎道超車」表現，特別是其 3D 堆疊技術，使 HBM3E 在有限的空間中，滿足高帶寬與大容量的需求，有望在 HBM 競賽中扳回一城。美光的 HBM3E 瞄向了英偉達新推出的 DGX GH200。

三巨頭排隊驗證 HBM3E

作為 AI 服務器芯片行業霸主，英偉達具有很強的話語權，這使得內存行業廠商不得不順應該公司的標準和驗證要求。而為了實現供應鏈多元化，英偉達將更多 HBM 內存廠商納入了其供應鏈，作為新進入者，三星的 HBM3E 正在等待驗證通過，而美光和 SK 海力士已經在 2023 下半年向英偉達提供了 8 層垂直堆疊的 HBM3E（24GB）樣品，并在 2024 年初通過了英偉達的驗證，并獲得了訂單。

現在，只有三星一家在焦急地等待，因為這三大原廠的 HBM3E 驗證結果，將決定英偉達 2024 全年 HBM 供應商的采購權重分配。

2023 年，英偉達的高端 AI 芯片（采用 HBM 內存）是 A100/A800 和 H100/H800，2024 年，其產品組合更多了，除了上述型號，還將再推出使用 6 個 HBM3E 的 H200 和 8 個 HBM3E 的 B100，并整合該公司自研的 Arm 架構 CPU，推出 GH200 和 GB200。

除了英偉達，另外兩大處理器廠商也在加緊拓展 AI 服務器市場，這將進一步推動 HBM 內存市場的繁榮。

2024 年，AMD 出貨的主力產品是 MI300 系列，采用 HBM3 內存，下一代 MI350 將采用 HBM3E，預計 2024 下半年開始進行 HBM 驗證，大批量上市將在 2025 年第一季度。英特爾方面，2022 下半年推出的 Gaudi 2 采用了 6 個 HBM2E，2024 年，預計其新型號 Gaudi 3 仍將采用 HBM2E，但用量升至 8 個。

未來，除了英偉達，AMD 和英特爾會使用越來越多的 HBM 產品，這會給三大內存原廠提供更多商機。

驗證的卡點

據分析師和行業觀察人士稱，在 HBM 產品驗證方面，三星落后的原因之一是其堅持使用被稱為熱壓非導電膜（TC-NCF）的技術，這導致了一些生產問題，而 SK 海力士則一直采用大規模回流模制底部填充（MR-MUF）技術，可以克服 NCF 的弱點。

TC-NCF 技術已被芯片制造商廣泛使用，用于將多層芯片堆疊在緊湊的高帶寬存儲芯片組中，因為使用熱壓縮薄膜有助于最大限度地減少堆疊芯片之間的空間。但是，隨著層數不斷增加，制造變得越來越復雜，因此，經常存在與粘合劑材料相關的問題，芯片制造商一直在尋找替代方案來解決這些問題。MR-MUF 是一種環氧樹脂模塑化合物，被認為在避免晶圓翹曲方面更有優勢。

SK 海力士率先成功轉向 MR-MUF 技術，并成為第一家向英偉達供應 HBM3 內存的供應商。

在 SK 海力士成功將 MR-MUF 應用于 HBM2E 生產后，受到了芯片行業的關注。SK 海力士使用的這種化合物是與 Namics 合作生產的。

MR-MUF 用于 HBM 封裝，它對 HBM 芯片的外部結構有顯著影響。SK 海力士在創建 12 層 HBM3 時，將一個產品中堆疊的 DRAM 數量從 8 個（16GB）增加到 12 個，從而將容量提高了 50%。通過這種方式，SK 海力士實現了 24GB 的容量。為了在保持芯片厚度的同時增加容量（堆疊層數），必須將 DRAM 芯片逐個向上堆疊，這會導致較薄的芯片產生彎曲，MR-MUF 封裝對于防止這種情況并保持芯片的厚度是有益的。

不久前，有消息人士說，三星發布了旨在處理 MR-MUF 技術的芯片制造設備的采購訂單。消息人士稱，三星與包括日本長瀨在內的材料制造商進行談判，以采購 MUF 材料，使用 MUF 的高端芯片的大規模生產最早可能要到 2025 年才能準備就緒，因為三星需要進行更多的測試。

據悉，三星對其 HBM 內存進行了大規模的 MR-MUF 工藝測試，結果顯示與現有的 TC-NCF 相比，吞吐量有所提高，但物理特性有所下降。

三星芯片制造部門的一位高級主管在 2023 年下令對 MUF 技術進行測試，得出的結論是 MUF 不適用于 HBM 產品，最為合適的對象是 3D 堆疊 RDIMM。一般情況下，3D 堆疊 RDIMM 采用硅通孔（TSV）技術制造，主要用于服務器。硅通孔技術是在 Wafer 或者 Die 上穿出數千個小孔，實現硅片堆疊的垂直互連通道，而 MUF 則是上下連接，縮小相互之間間隙的材料，有助于緊密凝固和結合各種垂直堆疊的半導體材料。

據悉，三星計劃與 SDI 合作開發自己的 MUF 化合物材料，而且已經從日本訂購了 MUF 所需要的相關設備，看起來要推進到下一階段，以實現更先進的封裝工藝，并提高生產效率。

消息人士表示，三星計劃在其最新的 HBM 芯片上同時使用 NCF 和 MUF 材料。

但三星并未承認，該公司表示，其內部開發的 NCF 技術是 HBM 產品的「最佳解決方案」，將用于其新的 HBM3E 芯片。「我們正在按計劃開展 HBM3E 產品業務」，三星表示。

如果三星使用 MUF 為真的話，則突顯了該公司在 AI 芯片競賽中面臨的越來越大的壓力。

據悉，另一家內存大廠美光也打算使用 MUF 材料。

發展 HBM4，依然要過臺積電這一關

HBM3E 的下一個版本，就是 HBM4，三星正在加快研發腳步，爭取縮小與 SK 海力士的差距。

不久前，三星公布了 HBM 路線圖，預計 2026 年的 HBM 出貨量是 2023 年的 13.8 倍，該公司表示，到 2028 年，HBM 內存的年產量將進一步上升至 2023 年的 23.1 倍。

在代號為「Snowbolt」的第六代 HBM 芯片 HBM4 方面，三星計劃將緩沖芯片應用于堆疊內存的底層以提高效率。除此之外，還沒有更多關于三星 HBM4 的技術細節流出。

SK 海力士方面，在擴充 HBM3E 生產能力的同時，該公司還與臺積電簽署了諒解備忘錄（MOU），雙方就下一代 HBM 產品生產和加強整合 HBM 與邏輯層的先進封裝技術密切合作，以開發出新一代的 HBM4 產品。

雖然距離 HBM4 投產還有兩年的時間，SK 海力士已經在加速推進第七代 HBM 產品（HBM4E）的開發工作了，據 etnews 報道，該公司的 HBM 先進技術團隊負責人 Kim Kwi-wook 在近日舉行的「IMW 2024」活動上分享了下一代 HBM 的發展方向，表示當前 HBM 技術已達到新的水平，同時，代際更迭周期也在縮短，從 HBM3E 開始，由以往的兩年變成了一年。

面對競爭，SK 海力士的 HBM 項目正在提速，預計首批 12 層堆疊的 HBM4 最快會在 2025 下半年到來，到 2026 年還會有 16 層堆疊的產品，會向更加定制化的方向發展，而 HBM4E 最早會在 2026 年投產。這是 SK 海力士首次提及 HBM4E，確認了新標準的存在，據悉，其帶寬將是上一代產品的 1.4 倍。

5 月中旬，在 2024 年歐洲技術研討會上，臺積電表示，將使用其 12FFC+（12nm 級）和 N5（5nm 級）制程工藝制造 HBM4 芯片。

臺積電設計與技術平臺高級總監表示：「我們正在與主要的 HBM 內存合作伙伴（美光、三星、SK 海力士）合作，開發 HBM4 全棧集成的先進制程，N5 制程可以使 HBM4 以更低的功耗提供更多的邏輯功能。」

N5 制程允許將更多的邏輯功能封裝到 HBM4 中，并實現非常精細的互連間距，這對于邏輯芯片上的直接鍵合至關重要，可以提高 AI 和 HPC 處理器的內存性能。

相對于 N5，臺積電的 12FFC+工藝（源自該公司的 16nm FinFET 技術）更加經濟，制造的基礎芯片能構建 12 層和 16 層的 HBM4 內存堆棧，分別提供 48GB 和 64GB 的容量。

臺積電還在優化封裝技術，特別是 CoWoS-L 和 CoWoS-R，以支持 HBM4 集成。這些先進的封裝技術有助于組裝多達 12 層的 HBM4 內存堆棧。新的轉接板能確保 2000 多個互連的高效路由，同時保持信號完整性。據臺積電介紹，到目前為止，實驗性 HBM4 內存在 14mA 時的數據傳輸速率已達到 6 GT/s。

臺積電還在與 Cadence、Synopsys 和 Ansys 等 EDA 公司合作，對 HBM4 通道信號完整性、IR/EM 和熱精度進行認證。

三星尋求與臺積電合作

由于英偉達在 AI 服務器芯片市場處于霸主地位，而該公司的高性能 GPU 都是由臺積電代工生產的，因此，在對 HBM 內存大廠的產品進行驗證時，臺積電扮演著重要的角色。此時，雖然是晶圓代工領域的競爭對手，但要在 HBM 內存市場拓展出更多空間，在進行產品驗證時，三星必須面對臺積電。

今年 4 月，三星電子共同執行長慶桂顯低調訪臺，傳拜訪了臺積電，消息人士透露，慶桂顯此行的任務中，最主要是推廣三星最新的 HBM 內存。

之前，臺積電與 SK 海力士聯手，組成名為「One Team」的戰略同盟，共同開發下一代 HBM4 內存，目標是通過匯集臺積電與 SK 海力士在新一代 AI 半導體封裝上的技術優勢，鞏固雙方在 AI 市場的地位。

慶桂顯此行，對于三星 HBM3E 產品盡快通過英偉達驗證有積極作用，同時，三星也希望臺積電能夠將其 HBM 內存推薦給客，以實現將三星產品整合進更多 AI 芯片和服務器系統。