臺積電認可Cadence Tempus時序簽收工具用于20納米設計

　　Cadence日前宣布，臺積電(TSMC)在20納米制程對全新的Cadence Tempus時序簽收解決方案提供了認證。該認證意味著通過臺積電嚴格的EDA工具驗證過的Cadence Tempus 時序簽收解決方案能夠確保客戶實現先進制程節點的最高精確度標準。

　　“Tempus時序簽收技術利用分布式處理和創新的增量式時序分析技術，使時序分析性能達到了新的高度，”Cadence公司芯片實現集團，芯片簽收與驗證部副總裁Anirudh Devgan表示。“我們與臺積電密切合作，確保Tempus的結果滿足他們嚴格的標準，從而實現成功的芯片和可靠的設計。”

　　臺積電的精確性認證對Tempus時序收斂解決方案的要求包含了基礎延時計，以及由信號完整性效應所引起的靜態噪聲分析(glitch)計算。這兩種分析是必需的，以便有一個完整的時序和信號完整性分析解決方案。

　　“認證是臺積電整個設計生態系統中不可或缺的一環，” 臺積電設計基礎架構營銷部資深總監Suk Lee表示。“Cadence Tempus時序簽收工具能夠應對臺積電未來制程節點的設計挑戰。我們和Cadence緊密合作，確保Tempus能通過我們的認證標準。我們期待與Cadence在未來更多技術上展開合作，共同幫助我們的客戶應對復雜設計，生產出功能可靠芯片。”

　　Cadence Tempus簽收技術提供：

　　• 高性能并行處理全流程時序分析

　　• 可擴展的體系架構，可處理具有數億單元實例的設計;

　　• Tempus集成時序收斂環境，它通過多線程和分布式時序分析，提供多模多角MMMC(multi-mode, multi-corner) 以及考慮物理layout信息的時序收斂。