晶圓級封裝向大尺寸芯片發展

　　晶圓級封裝(WLP)技術正在穩步向小芯片應用繁衍。對大尺寸芯片應用如DRAM和flash存儲器而言，批量生產前景還不明朗，但理想的WLP可靠性高，且能高頻運行，有望改變這種大尺寸芯片無法應用的現狀。WLP一般擁有良好的功率集成特性、支持晶圓級測試、能適應芯片特征尺寸縮小，同時降低成本。

　　WLP技術的最新進展可以滿足所謂的理想WLP的每項要求。已有人證明，柔性層能提高可靠性。WLP上的兩個金屬層提高了功率和信號的完整性。取消封裝基底則將高速應用產品的跡長降到了最低。在柔性層頂部添加銅柱，可直接進行晶圓級測試和老化。利用重組晶圓制作的WLP能解決芯片尺寸縮小的問題，并且能通過采用層壓而不是旋轉涂覆以及盡量減少光刻步驟，降低封裝成本。本文對這些技術進行討論，并著重介紹推進批量生產應用WLP所需的技術進步。

　　對I/O數量較少的小芯片器件而言，WLP技術是比芯片級封裝(CSP)技術更便宜的封裝解決方案。這是因為刪減了封裝基底，封裝工藝的高度平行化且將手工操作降到了最低。WLP技術同時還提供盡可能小的形狀因子，因此，在小型邏輯和模擬ICs、射頻ICs、圖像傳感器以及MEMS封裝方面，WLP找到了用武之地。1WLP的采用仍僅限于面積小、I/O數量少的芯片應用，如存儲器、DRAM、SRAM和數字信號處理器(DSPs)。

　　對于DRAM和其他I/O數量少但面積大的芯片應用而言，WLP技術仍然存在巨大挑戰，包括熱疲勞可靠性、成本、芯片面積縮小和晶圓級測試。為進一步促進大尺寸芯片采用WLP，封裝行業需要開發出可提供高可靠性、優質的電學性能(包括高頻應用時良好的信號和電源完整性)、可晶圓級測試、芯片特征尺寸縮小的解決方案以及低成本的WLP解決方案。近年來，這些方面都已經有所進展。

　　熱疲勞可靠性

　　由于芯片和PCB之間的熱膨脹系數(CTE)明顯不匹配，因此對于芯片尺寸大于5×5mm的WLPs而言，熱疲勞可靠性是值得關注的大問題。有人對影響板級熱疲勞可靠性的各種因數進行了全面研究。2經研究，與其他參數相比，較大的凸塊間距、大凸塊和大焊料的間距對提高熱疲勞可靠性有顯著影響。DRAM采用相對較大的芯片，具有較少的I/O數量，以及標準化的0.8mm的凸塊間距。但是，盡管具有這些有利因素，由于沒有柔性層，這種芯片還是不能達到大多數消費產品和商業產品所需的穩定性標準。

　　設計適當、擁有優化的機械性能的柔性層能夠顯著提高熱疲勞可靠性。模擬數據和實驗數據都表明，正確選擇柔性材料可以決定熱機械負載在焊接點和金屬走線之間的合理分布。柔性層上方的保護層可提高邊緣處的柔性凸塊的半徑，避免壓力集中。柔性材料的楊氏模量也對封裝的可靠性有影響。采用表1中所示的三種性質的材料進行模擬，表2中示出了模量對焊料和重分布層(RDL)走線中的應力的影響(單位是GPa)。第一組中，采用材料A(楊氏模量為0.16GPa)作為緩沖層、保護層和阻焊漆，對焊料和RDL走線產生的應力較小。采用材料C(楊氏模量為3.0GPa)作為阻焊漆，對焊料的應力過大。采用材料B(楊氏模量為2.4GPa)作為作為柔性緩沖層，則在RDL走線中產生了較大的應力。Gardner等也曾對保護層的重要性進行證明。3Gardner的研究表明，擁有尖銳凸塊邊緣的柔性WLP的性能要比沒有柔性層的對照樣本差，因為失效模式從焊接點疲勞轉移至了柔性凸塊邊緣處的金屬走線裂縫處。有人發現螺旋走線設計可以大大提高走線的可靠性。4壓力集中在堅硬和柔性材料間的分界線上方的金屬線交*處尤其具有顯著影響。