首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> vhdl-ams

        vhdl-ams 文章 進入vhdl-ams技術社區

        基于VHDL和發接復用器的SDH系統設計及FPGA仿真

        • 基于VHDL和發接復用器的SDH系統設計及FPGA仿真,  針對目前國內SDH系統中還沒有一個專門的E1分接復用芯征,本文介紹一種用高級硬件描述語言VHDL及狀態轉移圖完成該發接復用器的設計的新型設計方法及其FPGA實現。并給出了用Xilinx FoundaTIon tools EDA軟件設計的
        • 關鍵字: 設計  FPGA  仿真  系統  SDH  VHDL  復用器  基于  

        基于FPGA和VHDL語言的多按鍵狀態識別系統

        • 基于FPGA和VHDL語言的多按鍵狀態識別系統, 這里提出一種利用FPGA的I/0端口數多和可編程的特點,采用VHDL語言的多按鍵狀態識別系統,實現識別60個按鍵自由操作,并簡化MCU的控制信號。  2 系統設計方案  FPGA是一種可編程邏輯器件,它具有良好性能、極高
        • 關鍵字: 狀態  識別  系統  按鍵  語言  FPGA  VHDL  基于  

        SDH中E1接口數字分接復用器的VHDL設計及FPGA實現

        • 摘要:介紹了SDH系統中的接口電路――數字分接復用器的VHDL設計及FPGA實現。該分接復用器電路用純數字同步方式實現,可完成SDH系統接口電路中7路(可擴展為N路)E1數據流的分接和復用。該設計顯示了用高級硬件描述語
        • 關鍵字: FPGA  VHDL  SDH  接口    

        用VHDL實現的有線電視機頂盒信源發生方案

        • VHDL是隨著可編輯邏輯器件(PLD)的發展而發展起來的一種硬件描述語言。它是1980年美國國防部VHSIC(超高速集...
        • 關鍵字: PLD  VHDL  機頂盒  信源  

        使用用CPLD和Flash實現FPGA的配置

        • 電子設計自動化EDA(ElectronicDesignAutomation)是指以計算機為工作平臺,以EDA軟件為開發環境,以硬件描...
        • 關鍵字: CPLD  FPGA  Flash  RAM  EDA  VHDL  

        VHDL語言實現的幀同步算法

        • 數字通信網中,幀同步是同步復接設備中最重要的部分,他包括幀同步碼的產生和幀同步碼的識別,其中接收端的幀同步識別電路的結構對同步性能的影響是主要的。

          1 工作原理

          實現幀同步的基本方法是在發送端預先規
        • 關鍵字: 算法  同步  實現  語言  VHDL  

        基于VHDL的線性分組碼編譯碼器的研究設計

        • 在通信系統中,由于信道存在大量的噪聲和干擾,使得經信道傳輸后的接收碼與發送碼之間存在差異,出現誤碼。在...
        • 關鍵字: VHDL  編譯碼器  線性分組碼  

        基于VHDL語言的99小時定時器設計及實現

        • 0引言傳統的定時器硬件連接比較復雜,可靠性差,而且計時時間短,難以滿足需要。本設計采用可編程芯片...
        • 關鍵字: FPGA  VHDL  定時器  EP1C6Q240C8  

        基于VHDL的線性分組碼編譯碼器設計

        • 數字信號在傳輸過程中受到干擾的影響,降低了其傳輸的可靠性,線性分組碼作為一種常用的信道編碼,在通信傳輸系統中應用廣泛。在對線性分組碼的編譯碼規則研究基礎上,討論了生成矩陣、監督矩陣與錯誤圖樣集之間的關系,在Max+PlusⅡ開發環境中,用VHDL語言設計線性分組碼編譯碼器,對其各項設計功能進行了仿真和驗證。結果表明,該設計正確,其功能符合線性分組碼編譯碼器的要求。
        • 關鍵字: VHDL  線性  分組碼  編譯碼器    

        采用EP1C6Q240C8和VHDL的定時器的設計

        • 本設計采用可編程芯片和VHDL語言進行軟硬件設計,不但可使硬件大為簡化,而且穩定性也有明顯提高。由于可編程芯片的頻率精度可達到50 MHz,因而計時精度很高。本設計采用逐位設定預置時間,其最長時間設定可長達99小
        • 關鍵字: 240C  Q240  VHDL  240    

        基于VHDL語言的交通燈控制器設計及仿真結果

        • 應用VHDL語言設計數字系統,大部分設計工作可在計算機上完成,從而縮短系統開發時間,提高工作效率。下面介紹...
        • 關鍵字: VHDL  交通燈控制器  

        用EDA設計全數字三相昌閘管觸發器IP軟核

        • IP(IntellectualPropcrty)就是常說的知識產權。美國Dataquest咨詢公司將半導體產業的IP定義為用于ASIC...
        • 關鍵字: IP核  晶閘管  EDA  VHDL  

        VHDL設計的串口通信程序

        • VHDL設計的串口通信程序,本模塊的功能是驗證實現和PC機進行基本的串口通信的功能。需要在
          PC機上安裝一個串口調試工具來驗證程序的功能。
          程序實現了一個收發一幀10個bit(即無奇偶校驗位)的串口控
          制器,10個bit是1位起始位,8個數據位
        • 關鍵字: 程序  通信  串口  設計  VHDL  

        一種基于Petri網的并行控制器的VHDL實現

        • 摘要:Petri網是離散事件系統建模的重要工具,本文使用硬件描述語言VHDL實現了基于Petri網的并行控制器...
        • 關鍵字: VHDL  FPGA  Petri  并行控制器  

        基于VHDL的99小時定時器設計及實現

        • 傳統的定時器硬件連接比較復雜,可靠性差,而且計時時間短,難以滿足需要。本設計采用可編程芯片和VHDL語言進行軟硬件設計,不但可使硬件大為簡化,而且穩定性也有明顯提高。由于可編程芯片的頻率精度可達到50 MHz,因而計時精度很高。本設計采用逐位設定預置時間,其最長時間設定可長達99小時59分59秒。完全可以滿足用戶的需要,使用也更為方便。
        • 關鍵字: VHDL  定時器    
        共328條 17/22 |‹ « 13 14 15 16 17 18 19 20 21 22 »
        關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
        主站蜘蛛池模板: 雷波县| 象山县| 乐东| 娱乐| 洪江市| 庐江县| 高邑县| 北海市| 丹棱县| 舒兰市| 普陀区| 舞阳县| 韩城市| 汉中市| 达日县| 永平县| 龙游县| 额济纳旗| 双辽市| 伊吾县| 南岸区| 芜湖市| 房产| 年辖:市辖区| 银川市| 加查县| 东阳市| 新营市| 广东省| 清水县| 徐州市| 清远市| 环江| 巴彦县| 嵩明县| 海原县| 大化| 锡林郭勒盟| 鄢陵县| 平远县| 犍为县|