一種基于Petri網的并行控制器的VHDL實現

　　摘 要： Petri網是離散事件系統建模的重要工具，本文使用硬件描述語言VHDL實現了基于Petri網的并行控制器。文中通過一個液位控制系統實例具體介紹了這一方法，并通過仿真波形證明了該方法的正確性。這對于離散事件系統并行控制器的設計具有十分重要的意義。

　　Petri網是異步并發系統建模與分析的一種重要工具，1962年由德國科學家C.A.Petri博士創立。40多年來，Petri網理論得到了很大的豐富和發展，其應用領域也在不斷擴大，越來越受到國際同行的重視，已成為計算機、自動化和通信領域的熱門研究課題。Petri網既有直觀的圖形表示，又有深厚的數學基礎；既是層次化的結構模型，又能反映系統的動態性能[1][2]。用硬件描述語言進行電路和系統設計是當前EDA技術的重要特征，它使得設計者能在較抽象的層次上進行系統結構和內部特征的設計。VHDL作為一種高速的硬件描述語言適于描述設計異步并發的系統，因而可與Petri網模型建立聯系。用VHDL對模型進行程序設計，為模型的硬件實現奠定了基礎。隨著大規模、高密度的可編程邏輯器件FPGA和CPLD的問世與應用方面的迅速推廣，并且有各種EDA軟件工具的支持，使得人們可以根據Petri網的拓撲結構用硬件加以實現，以使Petri網的硬件實現成為可能。因此，基于Petri網的智能化的并行控制器的設計與硬件實現的課題引起了人們的強烈興趣。利用Petri網技術，不僅可以用來進行設計、分析和驗證，還能夠進行優化控制。

　　微電子技術發展到今天，已提供了幾千至幾千萬個標準門的芯片。特別是在系統可編程技術，可有條件地在一個芯片上設計制作一個數字系統，即系統芯片(System on Chip，SoC）。國內市場上常見的Altera公司、Xilinx公司、Lattice公司的FPGA和CPLD芯片，一般都能滿足設計SoC的需要，并且都提供了EDA軟件開發工具。而且在現有的軟件開發工具中，有電路圖、狀態圖、真值表和硬件描述語言等輸入方式。但設計片上并行控制器，難以用電路圖或邏輯方程輸入方式實現；如果用狀態圖或真值表輸入方式，隨著問題復雜程度的增加，系統的狀態將發生組合爆炸，這是十分棘手的問題。而且有限狀態機（FSM）雖已被廣泛運用到數字邏輯控制系統，也只是因為它給出了系統化的硬件實現方法和具體的實現模型（如Moore自動機和Mealy自動機），用FSM實現并行控制器也十分困難。因為FSM必須于設計前劃分控制器，所以常常會導致非最優的門級實現，且使設計中并發的數量受到使用FSM數量的限制，同時FSM間相互依賴，使得設計難于驗證且易產生并行同步錯誤（如死鎖、丟失數據的完整性）。上述這些缺點只有設計遍歷整個狀態空間時才能驗證，因而可能被漏檢[3]。若用硬件描述語言輸入，遇到的困難是模型和驗證。

　　針對傳統的設計方法不太適合并行控制器設計的問題，本文介紹一種使用硬件描述語言VHDL來實現基于Petri網的并行控制器的方法。首先使用Petri網對問題進行建模，并對模型進行分析和控制，獲得控制器的Petri網模型；然后用VHDL對Petri網控制模型加以描述，得到源文件；最后通過EDA軟件開發工具Max+PlusⅡ進行編譯、模擬、適配，并下載到可編程邏輯器件中。

　　1 Petri網簡介[2]

　　2 實現的基本方法

　　Petri網本身就是一種硬件描述語言，是一種高度抽象的、結構化的并發語言。Petri網非常適合于復雜離散系統的建模和形式化分析，而VHDL則是一種標準的硬件描述語言，可以解決數字系統描述中并發性問題，允許其仿真和綜合。Petri網和VHDL可以相互補充，并且也可以提供一個驗證子系統接收所有設計任務相同的用戶接口描述[4]。并行控制器的VHDL文本Petri網描述在一個實際設計中可獲得50%的面積減少及40%的速度改善(相對于最好的FSM綜合)[4]。

　　用大規模可編程邏輯器件來實現由Petri網描述的并行控制器，其實現的基本步驟如下：

　　(1)對實際系統建立Petri網系統模型。

　　(2)采用Petri網軟件工具對所建立的Petri網系統模型進行分析并加以控制，建立監控器的Petri網系統模型。

　　(3)確定輸入輸出變量并選擇相應的FPGA或CPLD器件。

　　(4)根據網的拓撲結構確定條件與事件間的邏輯關系，用硬件描述語言如VHDL對Petri網模型進行描述。

　　(5)以VHDL描述作為設計輸入，通過EDA軟件開發工具，如ispDesign EXPERT或Max＋PlusⅡ等，進行編譯、模擬、適配，然后下載到器件中。