vhdl-ams 文章 進入vhdl-ams技術社區
基于SystemC的系統級芯片設計方法研究
- 隨著集成電路制造技術的迅速發展,SOC設計已經成為當今集成電路設計的發展方向。SO C設計的復雜性對集成電路設計的各個層次,特別是對系統級芯片設計層次,帶來了新挑戰，原有的HDL難以滿足新的設計要求。 硬件設計領域有2種主要的設計語言：VHDL和Verilog HDL。而兩種語言的標準不統一，導致軟硬件設計工程師之間工作交流出現障礙,工作效率較低。因此，集成電路設計界一直在尋找一種能同時實現較高層次的軟件和硬件描述的系統級設計語言。Synopsys公司與Coware公司針對各方對系統級設計語言的
- 關鍵字： SOC SystemC 集成電路 VHDL Verilog HDL
簡易通用型PCI接口的VHDL-CPLD設計
- 用CPLD設計所構成的CPI接口系統具有簡潔、可靠等優點，是一種行之有效的設計途徑。很多技術雜志和網站上，都有不少用CPLD設計PCI常規傳輸系統的文章。但用這些方法在MzxPlusII、Fundition等環境下進行模擬仿真時，其產生的時序往往與PCI規范有很大出入。雖然 Altera 等公司推出PCI核可以直接使用，但這樣的內核占用CPLD資源較多，且能適配的器件種類少，同時價格也高，在實際設計應用中有很大的局限性。因此，使用通用型CPLD器件設計簡易型PCI接口有很大的現實意義。在Compact
- 關鍵字： VHDL-CPLD
AC-Link數字音頻VHDL編/解碼的FPGA設計
- 引言 數字音頻處理是指為真實再現聲音的逼真效果而對音頻進行的編解碼處理技術,它是寬帶網絡多媒體、移動多媒體通信的關鍵技術.Audio Codec′97(音頻數字信號編/解碼器)是其中一種用于聲音錄放的技術標準,簡稱AC′97. AC′97采用雙集成結構,即Digital Controller(數字信號控制器)和Audio Codec(音頻編解碼),使模/數轉換器ADC和數?模轉換器DAC轉換模塊獨立,盡可能降低EMI(電磁干擾)的影響。 利用FPGA,可
- 關鍵字： FPGA VHDL
AC-Link數字音頻VHDL編/解碼的FPGA設計
- ?????? 提出一種利用FPGA實現AC-Link數字音頻處理的設計方案.AC-Link音頻編解碼系統以VHDL模塊進行設計,經過波形仿真和結果驗證后,將程序下載到FPGA中實現1這種設計方法可以縮短設計周期,提高設計的可靠性和效率。 ??????? 引言 ??????? 數字音頻處理是指為真
- 關鍵字： AC-Link VHDL FPGA
基于現場可編程門陣列的數控延時器的設計
- l 引言 利用硬件描述語言結合可編程邏輯器件(PLD)可以極大地方便數字集成電路的設計，本文介紹一種利用VHDL硬件描述語言結合現場可編程門陣列(FPGA)設計的數控延時器，延時器在時鐘clk的作用下，從8位數據線輸入延時量，到LATCH高電平時鎖存數據，可以實現對觸發脈沖TRIG的任意量的延時。由于延時范圍不同，設計所用到的FPGA的資源也不同，本文詳細介紹最大延時量小于觸發脈沖周期的情況。該延時器的軟件編程和調試均在MuxplusⅡ環境下完成，系統設計選用Altera公司的EPFl0K30A
- 關鍵字： VHDL 現場可編程門陣列
vhdl-ams介紹
即IEEE 1076.1標準。
VHDL-AMS是VHDL的一個分支，它支持模擬、數字、數模混合電路系統的建模與仿真。
http://www.eda.org/vhdl-ams/
Verilog-AMS與之類似。支持模擬、數字、數模混合電路系統的建模與仿真。
http://www.eda.org/verilog-ams/
The VHDL-AMS language [ 查看詳細 ]
vhdl-ams相關帖子
vhdl-ams資料下載
vhdl-ams專欄文章
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473