- VHDL中的標識符可以是常數、變量、信號、端口、子程序或參數的名字。使用標識符要遵守如下法則：middot;標識符由字母（Ahellip;Z；ahellip;z）、數字和下劃線字符組成。middot;任何標識符必須以英文字母開頭。m
- 關鍵字：
VHDL 應用實例
- 摘要：采用Lattice公司的PLD器件ISPLSI1032，基于VHDL描述語言設計了一種MCS-51單片機與PLD可編程邏輯器件的接 ...
- 關鍵字：
單片機 PLD EDA VHDL
- 基于VHDL的DRAM控制器設計, 80C186XL16位嵌入式微處理器是Intel公司在嵌入式微處理器市場的上導產品之一，已廣泛應用于電腦終端、程控交換和工控等領域。在該嵌入式微處理器片內，集成有DRAM RCU單元，即DRAM刷新控制單元。RCU單元可以自動產生
- 關鍵字：
設計 控制器 DRAM VHDL 基于
- 引言信號傳輸一般可分為兩大部分：編碼與解碼。其中編碼要求根據所傳輸信號特點選擇合適的編碼方式。由于不同的信號在不同的環境中進行傳輸，受到的干擾是不同的，而選擇合適的編碼方法可以最大限度的避免干擾，使通
- 關鍵字：
設計 仿真 波形 編碼 VHDL 通信 基于
- 基于CPLD/FPGA的VHDL電路優化設計,VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業標準硬件描述語言，是隨著可編程邏輯器件(PLD)的發展而發展起來的。它是一種面向設計、多層次的硬件描述語言，是集行為描述、RTL
- 關鍵字：
優化 設計 電路 VHDL CPLD/FPGA 基于
- 本設計采用可編程芯片和VHDL語言進行軟硬件設計，不但可使硬件大為簡化，而且穩定性也有明顯提高。由于可編程芯片的頻率精度可達到50 MHz，因而計時精度很高。本設計采用逐位設定預置時間，其最長時間設定可長達99小
- 關鍵字：
240C Q240 VHDL 240
- 摘要：利用FPGA與單片機相結合的方法，使用單片機控制FPGA產生頻率為10Hz~20kHz的正弦波，鋸齒波，三角波和四路分別 ...
- 關鍵字：
FPGA 單片機 VHDL DDS
- 基于VHDL的SDRAM接口設計,RAM通常用于數據和程序的緩存,隨著半導體工業的發展，RAM獲得了飛速的發展，從RAM、DRAM(Dynamic RAM，即動態RAM)發展到SDRAM(Synchronous Dynamic RAM，即同步動態RAM)，RAM的容量越來越大、速度越來越高，可以說存
- 關鍵字：
設計 接口 SDRAM VHDL 基于
- 摘 要】 通過設計實例詳細介紹了用VHDL（VHSIC Hardware DescriptionLanguage）語言開發FPGA／CPLD的方法，以及與 ...
- 關鍵字：
VHDL FPGA CPLD EDA
- VHDL語言中信號的不同形式設置,摘要：通過一個偶同位產生器邏輯功能的實現過程，介紹了VHDL語言中信號設置的不同方 式及注意事項，并給出了完整的程序代碼。關鍵詞：VHDL；程序1概述VHDL是一種快速的電路設計工具，功能涵蓋 了電路描述、電路合成、
- 關鍵字：
形式 設置 不同 信號 語言 VHDL
- 摘要：FIFO經常應用于從一個時鐘域傳輸數據到另一個異步時鐘域。為解決異步FIFO設計過程中空滿標志判斷難以及FPGA亞穩態的問題，提出一種新穎的設計方案，即利用格雷碼計數器(每次時鐘到來僅有1位發生改變)表示讀／寫
- 關鍵字：
設計 FIFO 異步 VHDL 基于
- 用VHDL語言開發的出租車計費系統設計,0 引言 出租車計價系統較多的是利用單片機進行控制，但較易被私自改裝，且故障率相對較高，且不易升級;而FPGA具有高密度、可編程及有強大的軟件支持等特點，所以設計的產品具有功能強、可靠性高、易于修改等特點。
- 關鍵字：
計費系統 設計 出租車 開發 語言 VHDL
- 1引言EDA（電子設計自動化）關鍵技術之一是采用硬件描述語言（HDL）描述電路系統，包括電路結構、行為方式、...
- 關鍵字：
VHDL
- 用VHDL設計有限狀態機的方法,現代數字系統的設計一般都采用自頂向下的模塊化設計方法。即從整個系統的功能出發，將系統分割成若干功能模塊。在自頂向下劃分的過程中，最重要的是將系統或子系統按計算機組成結構那樣劃分成控制器和若干個受控制的
- 關鍵字：
方法 狀態 有限 設計 VHDL
- VHDL語言在FPGA／CPLD開發中的應用?,【摘 要】 通過設計實例詳細介紹了用VHDL（VHSIC Hardware DescriptionLanguage）語言開發FPGA／CPLD的方法，以及與電路圖輸入和其它HDL語言相比，使用VHDL語言的優越性。
關鍵詞：VHDL，FPGA／CPLD，EDA
- 關鍵字：
開發 應用 CPLD FPGA 語言 VHDL
vhdl-ams介紹
即IEEE 1076.1標準。
VHDL-AMS是VHDL的一個分支，它支持模擬、數字、數?；旌想娐废到y的建模與仿真。
http://www.eda.org/vhdl-ams/
Verilog-AMS與之類似。支持模擬、數字、數模混合電路系統的建模與仿真。
http://www.eda.org/verilog-ams/
The VHDL-AMS language [
查看詳細 ]
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
