sram 文章 進入sram 技術(shù)社區(qū)
QDR聯(lián)盟推出新型最高速的QDR SRAM
- 北京訊，包括賽普拉斯半導(dǎo)體公司(NASDAQ:CY)和瑞薩電子公司(TSE: 6723)在內(nèi)的QDR聯(lián)盟日前宣布推出業(yè)界最快的四倍數(shù)據(jù)率(QDR) SRAM(靜態(tài)隨機存取存儲器)。這些新型存儲器將被命名為QDRII+ Xtreme并將以高達633兆赫茲(MHz)的時鐘頻率允許。這些器件將與現(xiàn)有的QDR II+器件在管腳、尺寸和功能方面兼容，從而使網(wǎng)絡(luò)交換機、路由器及聚合平臺制造商不必修改電路板設(shè)計，只需提高系統(tǒng)內(nèi)時鐘速度即可大幅改善產(chǎn)品性能。
- 關(guān)鍵字： QDR SRAM
Finfet+平面型架構(gòu)混合體：傳Intel近期將公布22nm節(jié)點制程工藝細節(jié)
- 據(jù)消息來源透露，Intel公司近期可能會公開其22nm制程工藝的部分技術(shù)細節(jié)，據(jù)稱Intel的22nm制程工藝的SRAM部分將采用FinFET垂 直型晶體管結(jié)構(gòu)，而邏輯電路部分則仍采用傳統(tǒng)的平面型晶體管結(jié)構(gòu)。消息來源還稱Intel“很快就會”對外公開展示一款基于這種22nm制程的處理器實 物。不過記者詢問Intel發(fā)言人后得到的答復(fù)則是:"我們不會對流言或猜測進行評論。" 盡管早在2009年Intel高管Mark Bohr便曾公開過其22nm制程SRA
- 關(guān)鍵字： Intel 22nm SRAM
賽普拉斯最新推出65-nm 36-Mbit 和18-Mbit器件
- RAM業(yè)界的領(lǐng)導(dǎo)者賽普拉斯半導(dǎo)體公司日前宣布推出新型36-Mbit 和 18-Mbit 容量的四倍速? (QDR?) 和雙倍速 (DDR) SRAM，這些新產(chǎn)品是其65-nm SRAM 系列產(chǎn)品中的最新成員。這些新的存儲器件完善了業(yè)界最寬的65-nm同步SRAM產(chǎn)品線，最高容量可達144Mbit，速度最快可達550MHz。賽普拉斯擁有專利的工藝技術(shù)最多可將90-nmSRAM的功耗降低50%，引領(lǐng)了“綠色”網(wǎng)絡(luò)架構(gòu)應(yīng)用的新潮流。
- 關(guān)鍵字： 賽普拉斯 SRAM
基于位線循環(huán)充電SRAM模式的自定時電路設(shè)計
- 隨著集成電路的密度和工作頻率按照摩爾定律所描述的那樣持續(xù)增長，使得高性能和低功耗設(shè)計已成為芯片設(shè)計的主流。在微處理器和SoC中，存儲器占據(jù)了大部分的芯片面積，而且還有持續(xù)增加的趨勢。這使存儲器中的字線長度和位線長度不斷增加，增加了延時和功耗。因此，研究高速低功耗存儲器的設(shè)計技術(shù)對集成電路的發(fā)展具有重要意義。對SRAM存儲器的低功耗設(shè)計技術(shù)進行研究，在多級位線位SRAM結(jié)構(gòu)及工作原理基礎(chǔ)上，以改善SRAM速度和功耗特性為目的，設(shè)計了基于位線循環(huán)充電結(jié)構(gòu)的雙模式自定時SRAM，其容量為8K×32 b。
- 關(guān)鍵字： 定時 電路設(shè)計 模式 SRAM 循環(huán) 充電 基于
SRAM在網(wǎng)絡(luò)中的應(yīng)用
- 同步SRAM的傳統(tǒng)應(yīng)用領(lǐng)域是搜索引擎，用于實現(xiàn)算法。在相當(dāng)長的一段時間里，這都是SRAM在網(wǎng)絡(luò)中發(fā)揮的主要作用。然而，隨著新存儲技術(shù)的出現(xiàn)，系統(tǒng)設(shè)計師為SRAM找到了新的用武之地，如：NetFlow(網(wǎng)流)、計數(shù)器、統(tǒng)
- 關(guān)鍵字： 應(yīng)用 網(wǎng)絡(luò) SRAM
賽普拉斯推出全球首款32-Mbit和64-Mbit快速異步SRAM
- 賽普拉斯半導(dǎo)體公司日前推出32-Mbit和64-Mbit快速異步SRAM，開創(chuàng)業(yè)界先河。新的SRAM器件在如此高的密度上，擁有非常快的響應(yīng)時間和最小化的封裝尺寸。目標應(yīng)用領(lǐng)域包括存儲服務(wù)器、交換機和路由器、測試設(shè)備、高端安全系統(tǒng)和軍事系統(tǒng)。 CY7C1071DV33 32-Mbit 3V 和 CY7C1081DV33 64-Mbit 3V快速異步SRAM提供16-bit和8-bit I/O配置。新的32-Mbit和64-Mbit SRAM的訪問時間可達12ns。器件采用符合RoHS標準的48-B
- 關(guān)鍵字： 賽普拉斯 SRAM
sram 介紹
您好，目前還沒有人創(chuàng)建詞條sram !
歡迎您創(chuàng)建該詞條，闡述對sram 的理解，并與今后在此搜索sram 的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對sram 的理解，并與今后在此搜索sram 的朋友們分享。 創(chuàng)建詞條
sram 電路
sram 相關(guān)帖子
sram 資料下載
sram 專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473