新聞中心

        EEPW首頁 > 嵌入式系統 > 設計應用 > 基于FPGA與SRAM的大容量數據存儲的設計

        基于FPGA與SRAM的大容量數據存儲的設計

        作者: 時間:2010-09-26 來源:網絡 收藏

         1 前言

        本文引用地址:http://www.104case.com/article/151496.htm

         針對中內部BlockRAM有限的缺點,提出了將與外部相結合來改進的方法,并給出了部分VHDL程序。

          2 硬件

          這里將主要討論以Xilinx公司的(XC2S600E-6fg456)和ISSI公司的(IS61LV25616AL)為主要器件來完成思路。

          FPGA即現場可編程門陣列,其結構與傳統的門陣列相似,大量的可編程邏輯塊( CLB , Configurable Logic Block ) 在芯片中央按矩陣排列,芯片四周為可編程輸入/輸出塊( IOB , Input / Output Block),CLB行列之間及CLB和IOB之間具有可編程的互連資源(ICR,InterConnectResource)。CLB、IOB和ICR都由分布在芯片中的靜態單元控制,SRAM中的決定FPGA的功能,這些可以在系統加電時自動或由命令控制從外部器裝入。

          在進行數據存儲時,可直接將數據寫入FPGA內部的BlockRAM中,在一定程度上減少了FPGA的資源分配。但FPGA內部自帶的RAM塊畢竟是有限的,當需進行數據存儲時這有限的RAM塊是遠遠不能滿足系統設計要求的。此時,就需要將FPGA與外部RAM相結合完成數據存儲。具體硬件電路如圖一所示:

          


          3 IS61LV25616AL功能簡介

          IS61LV25616AL是IntegratedSiliconSolution公司(ISSI)的一款容量為256K×16的且引腳功能完全兼容的4Mb的異步SRAM,可為Xilinx公司的Spartan-2E系列FPGA提供高性能、高消費比的外圍存儲。除了256K×16異步SRAM外,ISSI還提供128K×16、512K×16、256K×8、512K×8和1M×8的異步SRAM。 IS61LV25616AL引腳結構框圖如圖二所示:

          

          3.1 主要特征

          (1)工作電壓:3.3伏;

          (2)訪問時間:10ns、12ns;

          (3)芯片容量:256K×16;

          (4)封裝形式:44引腳TSOPII封裝,也有48引腳mBGA和44引腳SOJ封裝;

          (5)采用0.18μm技術制造。


        上一頁 1 2 3 下一頁

        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 福贡县| 赣州市| 社旗县| 泉州市| 宜春市| 个旧市| 泗阳县| 宁津县| 工布江达县| 洛隆县| 同德县| 鄂温| 板桥市| 宣化县| 黄骅市| 福建省| 牡丹江市| 河南省| 宁化县| 常州市| 墨玉县| 大埔区| 富源县| 普宁市| 盐山县| 郁南县| 河间市| 巫溪县| 怀安县| 河源市| 东乌| 兖州市| 青龙| 肥西县| 青川县| 靖边县| 台东县| 阳城县| 盐城市| 淮北市| 望江县|