Altera 公司今天宣布其Stratix® IV GT FPGA 實現了與Avago公司 的 40G 四通道小型可插拔 (QSFP) 光學模塊的互操作性。QSFP 光學模塊在單條光纖電纜鏈路上數據速率為 40-Gbps。利用 Stratix IV GT FPGA 中特有的 11.3-Gbps 嵌入式收發器，設計人員現在可以運用 FPGA 的靈活性和性能優勢在其線卡中將 40G QSFP 光學模塊橋接到其它器件，從而增加總系統帶寬。
QSFP 是一些計算及電信應用中使用的高性能交換機、路
關鍵字：
Altera FPGA Stratix QSFP
摘要：利用現場可編程門陣列(FPGA)設計并實現直接數字頻率合成器(DDS)。結合DDS的結構和原理，給出系統設計方法，并推導得到參考頻率與輸出頻率間的關系。DDS具有高穩定度，高分辨率和高轉換速度，同時利用Ahera公司
關鍵字：
FPGA DDS
摘要：介紹一種基于FPGA技術的時間間隔測量方法，通過分析FPGA的主要技術優勢及其在工業控制領域中所處的重要地位，給出設計時間間隔測量模塊所選用的FPGA器件并進行硬件設計，以及所選用的軟件并進行軟件設計。描述
關鍵字：
FPGA 時間間隔測量 模塊設計
摘要：提出一個使用FPGA和ARM微控制器實現Profibus-DP主站(1類)通信平臺的解決方案；解析了Profibus-DP通信協議，重點是令牌輪轉協議；給出了該主站通信平臺的系統構建。該通信平臺可以獨立實現Profibus-DP主站(1類)
關鍵字：
Profibus-DP FPGA ARM 通信
摘要：討論了應用移位寄存器在Ahera的FPGA芯片中實現線性和非線性偽隨機序列的方法，該算法基于m序列本原多項式來獲得線性m序列和非線性m子序列移位寄存器的反饋邏輯式。文中給出了以Altera的QuartusⅡ為開發平臺，并
關鍵字：
FPGA 偽隨機序列 發生器
摘要：給出了以FPGA為核心邏輯控制模塊的高性能數據采集系統的設計方法，并在QuartusII8．0集成環境中進行軟件設計和系統仿真，最后給出了新型緩存系統中主要功能模塊的仿真圖形。
關鍵字：
FPGA 芯片 高速數據 采集
雷達回波發生器利用現代仿真技術生成蘊含雷達目標和環境信息的模擬雷達信號，用來對雷達系統進行性能測試和評估。根據通用性、靈活性要求，提出了一種基于DSP+FPGA的雷達回波發生器的設計方法；簡要介紹了設計思想，詳細闡述了系統的硬件組成和軟件設計，并給出了測試結果并總結了該雷達回波發生器的一些優點。
關鍵字：
FPGA DSP 雷達回波 發生器
摘要：ISPl362是飛利浦推出的一款USB可編程控制芯片，其內部集成了一個高級主控制器，一個外設控制器，主機和設備控制器兼容USB 2．O協議，支持12 Mb／s的全速傳輸和1．5 Mb／s的低速傳輸；芯片有三種工作模式，即主
關鍵字：
ISPl FPGA 362 紅外成像系統
Altera公司今天宣布，開始批量發售Cyclone® IV FPGA。公司還宣布開始提供基于Cyclone IV GX的收發器入門開發套件。Altera的Cyclone IV FPGA設計用于無線、固網、廣播、工業和消費類市場等低成本、小型封裝應用。與前一代Cyclone產品相比，這些器件前所未有的同時實現了低成本和高性能，功耗降低25%，滿足了大批量低成本串行協議解決方案的需求。
Altera器件市場資深總監Luanne Schirrmeister評論說：“我們比競爭產品
關鍵字：
Altera FPGA Cyclone 開發套件
為大規模半導體設備制造商提供高效節能的前端與后端自動裝置解決方案及工程服務的領先供應商Crossing Automation公司 (www.crossinginc.com)今天宣布，已經提高公司的SpartanTM設備前端模塊(EFEM)的性能，將其每小時的加工能力提高至450張晶圓。改進設計的目的是滿足高通量半導體制造工藝如剝離/去膠、清洗和離子注入的需要。由于擁有專有的晶圓機常壓機器人，改進后的Spartan EFEM可在不到2.5秒的時間內以最快的速度進行晶圓切換，實現100%的工藝設備利用率。
關鍵字：
Crossing-Automation 晶圓 Spartan
摘要：介紹TDI-CCD的特點、工作原理，根據項目所使用的TDI-CCD的使用要求，設計一種基于Altera公司的現場可編程門陣列(FPGA)EP3C-25Q240的TDI-CCD驅動時序電路，驅動時序使用VHDL語言編寫，在QuartusⅡ平臺上進行時序
關鍵字：
TDI-CCD FPGA 時序 電路設計
摘要:本文針對A律13折線法的算法特點，提出一種并行數據處理算法，實現了編碼的流水線操作。運用VHDL語言將其在FPGA中實現，借助quartus II6.0平臺進行驗證，并對驗證結果進行分析，評估了系統的性能，證實了該算法的
關鍵字：
FPGA 壓縮編碼
摘要：基于常用的MEMS慣性器件微型加速度計，介紹一種采用ARM和FPGA架構來采集加速度數值的設計方案，微加速度計的模擬輸出信號經A／D芯片轉換后由FPGA進行處理和緩存，然后ARM接收FPGA的輸出數據并對數據進行顯示和
關鍵字：
FPGA ARM 微加速度計 數據采集
fpga-spartan介紹
您好，目前還沒有人創建詞條fpga-spartan!
歡迎您創建該詞條，闡述對fpga-spartan的理解，并與今后在此搜索fpga-spartan的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473