一種基于FPGA的可編程電壓源系統設計

　　0 引 言

　　可編程電源指某些功能或參數可以通過計算機軟件編程進行控制的電源。可編程電源的實現方法有很多種。其中，現場可編程門陣列(Field ProgrammableGate Array，FPGA)具有性能好，規模大，可重復編程，開發投資小等優點。隨著微電子技術的發展，FPGA的成本不斷下降，正逐漸成為各種電子產品不可或缺的重要部件。由于FPGA有著如此眾多的優點，因此系統采用FPGA作為控制芯片，實現可編程電壓源系統，為需要可調電壓源的電子產品提供高精度、高可靠性的電壓。

　　1 系統設計

　　采用Altera公司Cyclone系列EP1C6Q240C8為控制芯片。通過Altera的IP工具MegaWizard管理器定制LPM_ROM宏功能模塊，用．mif格式文件存放產生電壓的數據；利用硬件描述語言(HDL)設計分頻電路、地址發生器或數據計數器等控制電路。地址發生器對ROM進行數據讀取。ROM中各單元的數據經串／并轉換電路，在DAC控制電路的作用下，串行數據從高位到低位讀入數／模轉換器中，數／模轉換器出來的模擬電壓信號經過運算放大器放大后，得到所需的模擬電壓。系統框圖如圖1所示。

　　根據項目需求，定制10 b×32 Word的LPM_ROM。可以產生32路1 024階可調的電壓。此外，可以根據需要定制不同的位寬，不同單元數的LPM_ROM宏功能模塊，可以產生符合精度要求的多通道電壓。

　　2 控制電路設計

　　2．1 分頻電路模塊

　　開發板提供的系統時鐘為50 MHz，系統的時鐘信號通過分頻模塊進行分頻，將分頻后的時鐘信號分別提供給控制電路模塊、地址發生器和并／串轉換電路作為時鐘控制信號。該模塊部分 VHDL源程序如下：

　　程序中，duty為控制占空比的參數；count為控制分頻的參數。通過改變duty和count兩個參數，得到占空比及分頻數可調的時鐘信號，極為方便。