基于FPGA的時間間隔測量模塊設計

摘要：介紹一種基于FPGA技術的時間間隔測量方法，通過分析FPGA的主要技術優勢及其在工業控制領域中所處的重要地位，給出設計時間間隔測量模塊所選用的FPGA器件并進行硬件設計，以及所選用的軟件并進行軟件設計。描述時間間隔測量模塊的軟件及硬件設計方法，給出設計過程的硬件原理圖及軟件流程圖，并對設計的各功能模塊進行功能時序仿真。
關鍵詞：FPGA：時間間隔測量；模塊設計；功能時序仿真

隨著半導體技術、嵌人式技術和EDA技術的不斷發展，數字設計技術將逐步取代模擬技術。而FPGA技術是數字技術的最新研究成果，利用FPGA技術進行數字電路的設計是必然趨勢。電子工藝技術的不斷改進使得FPGA的成本不斷降低，用FPGA進行數字電路的設計具有開發周期短、成本低、電路設計簡單的特點。由于生產FPGA的各大廠家在工藝上不斷提升技術，使得FPGA的市場迅速擴大。

1 基本設計原理
圖l為時間間隔測量系統框圖。

圖l中，FPGA模塊作為整個時間間隔測量模塊的核心器件，當有啟動信號時，經光電耦合器進行電平轉換，得出5 V的數字信號。此時，FPGA向時間間隔測量程序發送數字信號1通知，時間間隔測量程序開始測量，當光電耦合器件再次收到信號時，此信號可以設置為停止信號，此時FPGA向時間間隔測量程序發送停止信號，得到兩個信號間的間隔數據，FPGA根據經驗進行分析判斷測量數據是否為正確數據。若為正確測量數據，FPGA向STC單片機發送中斷信息，通知STC單片機進行數據的讀取。此時，STC單片機向FPGA發送控制信號，FPGA根據STC單片機發來的控制信號進行識別，根據控制信號有序地向STC單片機進行數據傳輸。FPGA采用A1tera公司的EPlC3T10017器件進行硬件設計，采用A1-
tera公司開發的Quartus II進行軟件設計。