- 美國高通（QUALCOMM）正式宣布已選擇韓國三星電子作為新的芯片制造委托廠商。目前尚未公布半導體代工相關合同的詳細內容，兩公司將就三星的90nm以后的工藝技術展開合作。 在美國無工廠半導體制造商業界團體FSA（Fabless semiconductor Association）發表的“無加工半導體制造商銷售十強”中，高通的無工廠半導體業務部門（QCT：QUALCOMM CDMA Technologies）近期一直
- 關鍵字：
三星 SoC ASIC
- 基于ARM7TDMI的SoC語音處理系統的設計,基于ARM7TDMI的SoC片內AC97模塊和片外CODEC-UCB1400，采用ITU-T的G.721算法設計語音處理系統;提出一種基于低端RISC核的語音系統設計方案。
- 關鍵字：
理系 設計 處理 語音 ARM7TDMI SoC 基于
- 隨著SoC設計的發展，ESL（電子系統級）設計成為大家關注的焦點。ESL設計是能夠讓SoC設計工程師以緊密耦合方式開發、優化和驗證復雜系統架構和嵌入式軟件的一套方法學。業內許多電子產品和器件制造商正在將他們的設計轉向ESL，他們認為，這是唯一能夠管理如今產品中日益復雜的硬件和嵌入式軟件的方法。 Coware公司是領先的ESL軟件工具和服務的供應商，他們提供的技術和服務能夠創建電子系統的算法和架構模型，使客戶能夠及早對系統進行評估和優化，并順利地進行軟件開發和硬件實現。Coware主要提供4個方面的ESL工
- 關鍵字：
Coware SoC ASIC
- 介紹了SDRAM的特點和工作原理，提出了一種基于FPGA的SDRAM控制器的設計方法，使用該方法實現的控制器可非常方便地對SDRAM進行控制。
- 關鍵字：
Verilog SDRAM FPGA 控制器
- AMBA BusMatrix和AMBA Designer技術令復雜SoC設計的關鍵階段得以實現自動化和簡化 ARM 公司在于加利福尼亞州圣塔克萊拉市舉行的第二屆ARM開發者年度大會上發布了用于嵌入式系統設計的ARM AMBA? BusMatrixTM和AMBA DesignerTM產品。AMBA BusMatrix互連使得系統架構師能夠對性能進行最優化，AMBA Designer工具則對子系統的快速配置提供了可能。 AMBA&
- 關鍵字：
ARM SoC ASIC
- 過去15 年來，許多人都曾預測8 位微控制器即將退出舞臺，然而這卻是電子產業失誤最大的預測之一；事實上，雖然16 和32 位產品已極為常見，8 位微控制器的需求仍繼續成長，總值約達到今日100 億美元全球微控制器市場的一半。推動8 位市場快速發展及成長的動力主要來自于8 位產品效能的大幅提升，特別是以8051 系列為基礎的產品，其它原因還包括芯片內建功能的加強以及不斷縮小的封裝體積。今天，這類組件已能提供高達100&
- 關鍵字：
SoC SoC ASIC
- 2005年10月18日 芯原微電子獲得ARM多個處理器授權(ARM7TDMI®、ARM922TTM和ARM926EJ-STM)，用于消費及汽車電子產品SoC設計服務。這一授權協議將幫助中國IC設計服務公司加快SoC設計速度，滿足消費及汽車電子產品市場的需求。
- 關鍵字：
ARM 處理器 SoC
- 毫米波多目標信號發生器通過模擬的方法產生多種類型高精度的雷達多目標回波信號，在實際雷達系統前端不具備的條件下對雷達系統后級進行調試，便于制導武器的性能測試，大大加快新武器的研制進程。毫米波多目標信號產生的關鍵是要求回波信號距離分辨率極高，常規的多目標信號產生方法如使用數字延時線產生多目標之間的延時，其控制不靈活，并且有些延時線需要接ECL電源，使用不方便也增加了設計的復雜度。使用分立元件實現延時則使電路元件過多，電路的穩定性及延時的精確性也會大大降低。本文介紹一種新的產生毫米波雷達模擬器的多目標信號的方法
- 關鍵字：
FPGA
- 本文討論的四種常用FPGA/CPLD設計思想與技巧：乒乓操作、串并轉換、流水線操作、數據接口同步化，都是FPGA/CPLD 邏輯設計的內在規律的體現，合理地采用這些設計思想能在FPGA/CPLD設計工作種取得事半功倍的效果。
FPGA/CPLD的設計思想與技巧是一個非常大的話題，由于篇幅所限，本文僅介紹一些常用的設計思想與技巧，包括乒乓球操作、串并轉換、流水線操作和數據接口的同步方法。希望本文能引起工程師們的注意，如果能有意識地利用這些原則指導日后的設計工作，將取得事半功倍的效果！
乒乓操作
- 關鍵字：
FPGA 嵌入式
- 利用FPGA 實現大型設計時，可能需要FPGA 具有以多個時鐘運行的多重數據通路，這種多時鐘FPGA 設計必須特別小心，需要注意最大時鐘速率、抖動、最大時鐘數、異步時鐘設計和時鐘/數據關系。設計過程中最重要的一步是確定要用多少個不同的時鐘，以及如何進行布線，本文將對這些設計策略深入闡述。
FPGA 設計的第一步是決定需要什么樣的時鐘速率，設計中最快的時鐘將確定FPGA 必須能處理的時鐘速率。最快時鐘速率由設計中兩個觸發器之間一個信號的傳輸時間P 來決定，如果P 大于時鐘周期T，則當信號在一個觸發
- 關鍵字：
FPGA 嵌入式
- 算術編碼是一種無失真的編碼方法，能有效地壓縮信源冗余度，屬于熵編碼的一種。算術編碼的一個重要特點就是可以按分數比特逼近信源熵，突破了Haffman編碼每個符號只不過能按整數個比特逼近信源熵的限制。對信源進行算術編碼，往往需要兩個過程，第一個過程是建立信源概率表，第二個過程是對信源發出的符號序列進行掃描編碼。而自適應算術編碼在對符號序列進行掃描的過程中，可一次完成上述兩個過程，即根據恰當的概率估計模型和當前符號序列中各符號出現的頻率，自適應地調整各符號的概率估計值，同時完成編碼。盡管從編碼效率上看不如已
- 關鍵字：
FPGA 嵌入式
- 設計了一種基于ＦＰＧＡ的ＨＤＬＣ協議控制系統?該系統可有效利用ＦＰＧＡ片內硬件資源，無需外圍電路，高度集成且操作簡單。重點對協議的ＣＲＣ校驗及“０”比特插入模塊進行了介紹，給出了相應的ＶＨＤＬ代碼及功能仿真波形圖。
- 關鍵字：
HDLC FPGA 控制協議
- 提出了一種基于FPGA和USB的高速數據傳輸、記錄及顯示系統的設計方案，并對其中的低電壓差分信號（LVDS）傳輸方式、FPGA功能模塊以及USB傳輸模塊等進行了介紹。
- 關鍵字：
FPGA USB 高速數據傳輸 記錄
- 硅芯片技術的飛速發展給SOC設計帶來新的危機。為了保持產品的競爭力，新的通信產品、消費產品和計算機產品設計必須在功能、可靠性和帶寬方面有顯著增長，而在成本和功耗方面有顯著的下降。 與此同時，芯片設計人員面臨的壓力是在日益減少的時間內設計開發更多的復雜硬件系統。除非業界在SOC設計方面采取一種更加有效和更加靈活的方法，否則投資回報障礙對許多產品來說就簡直太高了。半導體設計和電子產品發明的全球性步伐將會放緩。 &
- 關鍵字：
硅芯片技術 SoC ASIC
- 介紹了應用ＦＰＧＡ技術進行幀同步器設計的實現原理、系統框圖及設計中需要注意的問題，給出了用ＶＨＤＬ描述的幾個模塊的源代碼。
- 關鍵字：
FPGA 數字復接 系統 幀同步器
fpga soc介紹
您好，目前還沒有人創建詞條fpga soc!
歡迎您創建該詞條，闡述對fpga soc的理解，并與今后在此搜索fpga soc的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
