- 摘 要：本文介紹了多相陣列FFT在星上多載波數字化分路中的應用，并針對星上處理的實時高速處理要求，提出了一種FFT的實現方案，并用一片FPGA芯片驗證了其正確性和可行性。關鍵詞：FFT；FPGA；頻分分路
多載波信號的數字化分路是衛星通信星上處理技術的關鍵技術之一，數字化分路技術主要有并行濾波器組分路、樹形濾波器組分路和多相陣列FFT分路三種。在通道數較多時，多相陣列FFT有效地使用了抽取技術，且FFT算法具有很高的計算效率，本文所討論的就是該方法中FFT的實現。
- 關鍵字：
FFT FPGA 頻分分路
- 摘 要：本文介紹了可編程定時器/計數器8253的基本功能，以及一種用VHDL語言設計可編程定時器/計數器8253的方法，詳述了其原理和設計思想，并利用Altera公司的FPGA器件ACEX 1K予以實現。關鍵詞：FPGA；IP；VHDL
引言在工程上及控制系統中，常常要求有一些實時時鐘，以實現定時或延時控制，如定時中斷，定時檢測，定時掃描等，還要求有計數器能對外部事件計數。要實現定時或延時控制，有三種主要方法：軟件定時、不可編程的硬件定時、可編程的硬件定時器。其中可編
- 關鍵字：
FPGA IP VHDL
- 利用嵌入式硅IP可以縮短SoC設計所需的開發時間，這已成為眾所公認的事實。但要從完工后的整個系統角度出發，整合及驗證來自多家廠商的元件，需要相當的時間和努力，然而它們卻常被忽略。這會對嵌入式軟件開發人員造成額外負擔，因為他們需要SoC的外圍和接口以及處理器的精確模型，才能在設計投片之前，針對正在開發的SoC，迅速完成應用固件的測試及除錯。如果SoC平臺以可配置處理器和外圍IP為基礎，這些IP又來自多家供貨商，這種情形就更加重要，因為設計人員必須確認在特定配置下，每個元件的功能不會影響到其它元件的工作。除此
- 關鍵字：
ARC SoC ASIC
- 摘 要：AMBA總線是目前主流的片上總線。本文給出的雙層AMBA總線設計能極大地提高總線帶寬，并使系統架構更為靈活。文章詳細介紹了此設計的實現，并從兩個方面對兩種總線方式進行了比較。關鍵詞：雙層AMBA總線;總線帶寬;SoC
引言一般說來，SoC芯片是由片上芯核、用戶設計的IP核以及將這兩者集成在一起的總線組成的。片上芯核決定了使用何種片上總線以及芯片的體系結構。ARM系列嵌入式微處理器憑借其高性能、低功耗的特點占據了市場的主要份額，ARM7TDMI因其相對低廉的價格
- 關鍵字：
SoC 雙層AMBA總線 總線帶寬 SoC ASIC
- 摘 要：本文提出了一種LED點陣屏實現256級灰度顯示的新方法。詳細分析了其工作原理。并依據其原理，設計出了基于FPGA 的控制電路。關鍵詞：256級灰度；LED點陣屏；FPGA；電路設計
引言256級灰度LED點陣屏在很多領域越來越顯示出其廣闊的應用前景，本文提出一種新的控制方式，即逐位分時控制方式。隨著大規模可編程邏輯器件的出現，由純硬件完成的高速、復雜控制成為可能。
逐位分時點亮工作原理所謂逐位分時點亮，即從一個字節數據中依次提取出一位數據，分8次點亮對應的像
- 關鍵字：
256級灰度 FPGA LED點陣屏 電路設計 發光二極管 LED
- 摘 要：本文提出了一種高效的復信號處理芯片的設計方法。本芯片是某雷達信號處理機的一部分，接收3組ADC的輸出復數據，依次完成去直流、加窗、512點FFT、求功率譜和累加3組信號的功率譜等功能。在這5種功能中，加窗、512點FFT和求功率譜復用一個蝶形單元。本芯片由單片FPGA實現，計算精度高、速度較快，滿足雷達系統的實時處理要求。關鍵詞： FFT；蝶形單元；塊浮點；功率譜； FPGA
引言復信號處理芯片是某雷達系統的一部分。雷達系統的實時處理特點要求芯片運
- 關鍵字：
FFT FPGA 蝶形單元 功率譜 塊浮點
- 微電子學的發展徹底改變了計算機的設計：集成電路技術增加了能夠安裝到單個芯片中的元器件數目及其復雜度。因此，采用這種技術可以構建低成本、專用的外圍器件，從而迅速地解決復雜的問題。
- 關鍵字：
FPGA 脈動 陣列
- 過去幾年中，SoC還是個讓業界摸索其定義和作法的階段，然而，這個階段很顯然已經跨越，沒有多少人懷疑今日的晶片設計必須有系統化的架構與能力了。現階段IC設計業者所關注的問題已經轉向：如何以又快又好的方式來發展SoC晶片
- 關鍵字：
MATLAB SoC
- 摘 要：本文介紹了高速ADC AD9430的功能，詳細說明了使用高速FPGA來控制AD9430構成高速(140MSPS)、高精度(12位)數據采集系統的設計方法，并給出了具體實現的系統框圖和測試結果。關鍵詞：數據采集；FPGA；AD9430引言結合實際任務的要求，本文提出了一種基于AD9430的高速數據采集系統，主要用于采集雷達回波。在這個系統中，選用高速邏輯器件控制A/D轉換和FIFO存儲，同時通過FPDP(Front Panel Data Port)總線將采集的數據發送出去。由
- 關鍵字：
AD9430 FPGA 數據采集
- 摘 要：本文在分析了非對稱同步FIFO的結構特點及其設計難點的基礎上，采用VHDL描述語言，并結合FPGA，實現了一種非對稱同步FIFO的設計。關鍵詞：非對稱同步FIFO；VHDL；FPGA；DLL；BlockRAM引言FIFO是一種常用于數據緩存的電路器件，可應用于包括高速數據采集、多處理器接口和通信中的高速緩沖等各種領域。然而在某些應用，例如在某數據采集和處理系統中，需要通過同步FIFO來連接8位A/D和16位數據總線的MCU，但是由于目前同步FIFO器件的輸入與輸
- 關鍵字：
BlockRAM DLL FPGA VHDL 非對稱同步FIFO 存儲器
- 摘 要：本文提出了一種利用邊沿觸發鑒相縮短鎖相環捕獲時間的方案，并詳細介紹了該方案基于FPGA的實現方法。通過對所設計的鎖相環進行計算機仿真和硬件測試，表明該方案確實可以提高鎖相環的捕獲性能。關鍵詞：數字鎖相環(DPLL)；捕獲時間；FPGA；VHDL引言捕獲時間是鎖相環的一個重要參數，指的是鎖相環從起始狀態到達鎖定狀態所需時間。在一些系統中，如跳頻通信系統，由于系統工作頻率不斷地發生快速變化(每秒幾百次到幾千次，甚至高達上萬次)，要求鎖相環能夠對信號相位快速捕獲。因此
- 關鍵字：
FPGA VHDL 捕獲時間 數字鎖相環(DPLL)
- 2005年3月2日 華大電子獲ARM922T處理器授權，用于SoC設計。中國領先的IC設計公司選擇ARM架構以滿足本地市場對先進電子產品的需求。
- 關鍵字：
ARM 處理器 SoC
- VirtexE系列是XILINX公司生產的新型FPGA芯片，可用來進行數十萬邏輯門級的系統設計和百兆赫茲級的高速電路設計。
- 關鍵字：
FPGA 50E XCV 50
- 介紹了一種基于ALTERA公司大規模可編程邏輯器件EPF10K10的多功能光柵尺處理品電路。敘述了該電路的主要電路――四倍頻細分、辨向電路、計數電路、接口處理電路的設計原理，風時給出了詳細的電路和仿真波形。
- 關鍵字：
FPGA 光柵 信號 模塊
- 摘 要：本文介紹了一種同步測周期計數器的設計，并基于該計數器設計了一個高精度的數字頻率計。文中給出了計數器的VHDL編碼，并對頻率計的FPGA實現進行了仿真驗證，給出了測試結果。關鍵詞：頻率計；VHDL；FPGA；周期測量
在現代數字電路設計中，采用FPGA結合硬件描述語言VHDL可以設計出各種復雜的時序和邏輯電路，具有設計靈活、可編程、高性能等優點。本文將介紹一種基于FPGA，采用同步測周期的方法來實現寬頻段高精度數字頻率計的設計。
圖1 同步測周期計數器
- 關鍵字：
FPGA VHDL 頻率計 周期測量
fpga soc介紹
您好，目前還沒有人創建詞條fpga soc!
歡迎您創建該詞條，闡述對fpga soc的理解，并與今后在此搜索fpga soc的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
