- 毫米波多目標信號發生器通過模擬的方法產生多種類型高精度的雷達多目標回波信號，在實際雷達系統前端不具備的條件下對雷達系統后級進行調試，便于制導武器的性能測試，大大加快新武器的研制進程。毫米波多目標信號產生的關鍵是要求回波信號距離分辨率極高，常規的多目標信號產生方法如使用數字延時線產生多目標之間的延時，其控制不靈活，并且有些延時線需要接ECL電源，使用不方便也增加了設計的復雜度。使用分立元件實現延時則使電路元件過多，電路的穩定性及延時的精確性也會大大降低。本文介紹一種新的產生毫米波雷達模擬器的多目標信號的方法
- 關鍵字：
FPGA
- 本文討論的四種常用FPGA/CPLD設計思想與技巧：乒乓操作、串并轉換、流水線操作、數據接口同步化，都是FPGA/CPLD 邏輯設計的內在規律的體現，合理地采用這些設計思想能在FPGA/CPLD設計工作種取得事半功倍的效果。
FPGA/CPLD的設計思想與技巧是一個非常大的話題，由于篇幅所限，本文僅介紹一些常用的設計思想與技巧，包括乒乓球操作、串并轉換、流水線操作和數據接口的同步方法。希望本文能引起工程師們的注意，如果能有意識地利用這些原則指導日后的設計工作，將取得事半功倍的效果！
乒乓操作
- 關鍵字：
FPGA 嵌入式
- 利用FPGA 實現大型設計時，可能需要FPGA 具有以多個時鐘運行的多重數據通路，這種多時鐘FPGA 設計必須特別小心，需要注意最大時鐘速率、抖動、最大時鐘數、異步時鐘設計和時鐘/數據關系。設計過程中最重要的一步是確定要用多少個不同的時鐘，以及如何進行布線，本文將對這些設計策略深入闡述。
FPGA 設計的第一步是決定需要什么樣的時鐘速率，設計中最快的時鐘將確定FPGA 必須能處理的時鐘速率。最快時鐘速率由設計中兩個觸發器之間一個信號的傳輸時間P 來決定，如果P 大于時鐘周期T，則當信號在一個觸發
- 關鍵字：
FPGA 嵌入式
- 算術編碼是一種無失真的編碼方法，能有效地壓縮信源冗余度，屬于熵編碼的一種。算術編碼的一個重要特點就是可以按分數比特逼近信源熵，突破了Haffman編碼每個符號只不過能按整數個比特逼近信源熵的限制。對信源進行算術編碼，往往需要兩個過程，第一個過程是建立信源概率表，第二個過程是對信源發出的符號序列進行掃描編碼。而自適應算術編碼在對符號序列進行掃描的過程中，可一次完成上述兩個過程，即根據恰當的概率估計模型和當前符號序列中各符號出現的頻率，自適應地調整各符號的概率估計值，同時完成編碼。盡管從編碼效率上看不如已
- 關鍵字：
FPGA 嵌入式
- 設計了一種基于ＦＰＧＡ的ＨＤＬＣ協議控制系統?該系統可有效利用ＦＰＧＡ片內硬件資源，無需外圍電路，高度集成且操作簡單。重點對協議的ＣＲＣ校驗及“０”比特插入模塊進行了介紹，給出了相應的ＶＨＤＬ代碼及功能仿真波形圖。
- 關鍵字：
HDLC FPGA 控制協議
- 提出了一種基于FPGA和USB的高速數據傳輸、記錄及顯示系統的設計方案，并對其中的低電壓差分信號（LVDS）傳輸方式、FPGA功能模塊以及USB傳輸模塊等進行了介紹。
- 關鍵字：
FPGA USB 高速數據傳輸 記錄
- 介紹了應用ＦＰＧＡ技術進行幀同步器設計的實現原理、系統框圖及設計中需要注意的問題，給出了用ＶＨＤＬ描述的幾個模塊的源代碼。
- 關鍵字：
FPGA 數字復接 系統 幀同步器
- 基于C的設計方式簡化FPGA/協處理器混合平臺軟硬件協同設計
在最近幾年中日益流行在高性能嵌入式應用中使用現場可編程門陣列（FPGA）。FPGA已經被證明有能力處理各種不同的任務，從相對簡單的控制功能到更加復雜的算法操作。雖然FPGA在某些功能上比設計專用ASIC硬件具有時間和成本上的優勢，但在面向軟件應用中FPGA比傳統處理器和DSP的優勢并沒有體現出來。這很大程度上是由于過去割裂了硬件和軟件開發工具和方法之間的關系。 然而最近FPGA在面向軟件設計工具方面的發展，及器件容量的持續增
- 關鍵字：
FPGA/協處理器
- FPGA紅了，工具廠商笑了Cool FPGAs Make Tool Vendors Laugh據Gartner Dataquest在去年美國DAC(設計自動化年會)期間公布的數據，每年采用ASIC開始進行設計的數量在逐年下降，取而代之的是ASSP（特殊應用標準產品），如圖1。由于深亞微米（DSM）制程以后，ASIC的開發成本不斷上升，因此標準產品中的FPGA是理想的選擇之一（如圖2）。FPGA的應用領域不斷擴大，未來，消費電子（例如HDTV、無線路由器）和汽車電子是所有應用中成長最快的（如圖3）。人們期盼
- 關鍵字：
FPGA
- 平臺 FPGA 的發展帶來了什么？
Will The Evolution of Platform FPGAs?
當今多平臺 FPGA 動搖 ASIC/ASSP 供應商。
作者 Richard Sevcik
賽靈思公司可編程邏輯系統與知識產權/內核及軟件解決方案部執行副總裁
有關 FPGA 是否是 ASIC 和 ASSP 可行替代品的爭論已經持續了近十年。iSupply、Gartner Dataquest 及其它業界分析師的研究表明當前正處在 ASIC 設計新客戶不斷減少，FPGA 設計新客戶
- 關鍵字：
FPGA 嵌入式
- System Generator for DSP是Xilinx公司開發的基于Matlab的DSP開發工具?同時也是一個基于FPGA的信號處理建模和設計工具。文章介紹了在Matlab中使用System Generator for DSP實現FPGA硬件設計的方法，同時給出了一個應用實例。
- 關鍵字：
Matlab FPGA 硬件設計
- 介紹了基于ＣＰＬＤ的異步串行收發器的設計方案，著重敘述了用混合輸入（包括原理圖和ＶＨＤＬ）實現該設計的思想，闡述了在系統可編程（ＩＳＰ）開發軟件的應用方法與設計流程，并給出了ＶＨＤＬ源文件和仿真波形。
- 關鍵字：
CPLD 異步串行 收發器
- FPGA已在數據通信、電信、無線通信、消費類產品、醫療、工業和軍事等各應用領域當中占據重要地位。由于芯片開發成本不斷攀升，以及對更高性能的不斷追求，繼0.18mm和0.13mm之后，業界越來越熱衷于90nm芯片制造工藝。Xilinx、Intel等都已進入該領域，Altera也是其重要的倡導者。近期，Altera推出了嶄新體系的大容量Stratix II系列FPGA。它具有創新的自適應FPGA體系，即自適應邏輯模塊（ALM），這使其在單個器件中具有雙倍多的邏輯容量，比第一代Stratix器件速度快50%，效
- 關鍵字：
Altera FPGA
- 摘 要：本文介紹了一種基于DDS 技術的中頻信號源通用板的設計，詳細論述了該中頻信號板在某雷達系統中的應用，它可以應用于雷達模擬器和雷達干擾機模擬器中，信號的各項指標均能滿足系統的要求。關鍵詞：DDS；CPLD；正交調制；正交檢波；衰減
引言DDS在相對帶寬、頻率轉換時間、相位連續性、正交輸出、高分辨力以及集成化等方面都遠遠超過了傳統頻率合成技術所能達到的水平，為系統提供了優于模擬信號源的性能。利用DDS技術可以很方便地實現多種信號。本設計的核心部分正是基于DDS技術
- 關鍵字：
CPLD DDS 衰減 正交調制 正交檢波
- 摘 要：MC33289是Motorola公司推出的SMARTMOS智能模擬芯片中的高端驅動器。本文將其應用在汽車防抱死制動系統(ABS)中 ，通過CPU和FPGA的設計，實現在驅動電磁閥的同時對電磁閥及整個驅動部分進行靜態和動態檢測的功能。關鍵詞：MC33289；防抱死制動系統(ABS)；FPGA
MC33289性能MC33289是Motorola公司推出的高端驅動芯片，主要應用在汽車和工業領域驅動電磁閥等典型的感性負載。此器件在同一表貼封裝中包含兩個功率輸出開關，每個開關由一個
- 關鍵字：
FPGA MC33289 防抱死制動系統(ABS)
cpld／fpga介紹
您好，目前還沒有人創建詞條cpld／fpga!
歡迎您創建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
