首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> cpld/fpga

        cpld/fpga 文章 最新資訊

        CPLD在遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)中的應(yīng)用

        • 采用VHDL語言和圖形輸入設(shè)計(jì)方法,給出了用CPLD在遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)中實(shí)現(xiàn)地址譯碼、串口擴(kuò)展、模塊測試、模數(shù)轉(zhuǎn)換以及高位數(shù)據(jù)處理等功能的具體方法,同時(shí)簡要介紹了遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)的工作原理及軟、硬件框架。
        • 關(guān)鍵字: CPLD  遠(yuǎn)程  多路數(shù)據(jù)采集  系統(tǒng)    

        用FPGA實(shí)現(xiàn)1553B總線接口中的曼碼編解碼器

        • 介紹用FPGA設(shè)計(jì)實(shí)現(xiàn)MIL-STD1553B部接口中的曼徹斯特碼編解碼器。
        • 關(guān)鍵字: 1553B  FPGA  總線接口  編解碼器    

        基于FPGA的高頻時(shí)鐘的分頻和分配設(shè)計(jì)

        • 介紹了為PET(正電子發(fā)射斷層掃描儀)的前端電子學(xué)模塊提供時(shí)間基準(zhǔn)而設(shè)計(jì)的一種新型高頻時(shí)鐘扇出電路。
        • 關(guān)鍵字: FPGA  高頻時(shí)鐘  分頻  分配    

        基于FPGA的新型諧波分析儀設(shè)計(jì)

        • 給出一種基于FPGA的新型諧波分析儀的設(shè)計(jì)方案。
        • 關(guān)鍵字: FPGA  諧波分析儀    

        數(shù)字簽名算法SHA-1的FPGA高速實(shí)現(xiàn)

        • 常用的信息驗(yàn)證碼是使用單向散列函數(shù)生成驗(yàn)證碼,安全散列算法SHA-1使用在是因特網(wǎng)協(xié)議安全性(IPSec)標(biāo)準(zhǔn)中。
        • 關(guān)鍵字: FPGA  SHA  數(shù)字簽名算法  高速實(shí)現(xiàn)    

        FPGA芯片APA150及其應(yīng)用

        • 文章介紹了APA150的主要特點(diǎn)、內(nèi)部結(jié)構(gòu)、主要性能參數(shù),給出了APA150在通信系統(tǒng)設(shè)計(jì)中的應(yīng)用實(shí)例。
        • 關(guān)鍵字: FPGA  APA  150  芯片    

        基于FPGA的快速傅立葉變換

        • 在對(duì)FFT(快速傅立葉變換)算法進(jìn)行研究的基礎(chǔ)上,描述了用FPGA實(shí)現(xiàn)FFT的方法,并對(duì)其中的整體結(jié)構(gòu)、蝶形單元及性能等進(jìn)行了分析。
        • 關(guān)鍵字: FPGA  傅立葉變換    

        異步FIFO結(jié)構(gòu)及FPGA設(shè)計(jì)

        • 首先介紹異步FIFO的概念、應(yīng)用及其結(jié)構(gòu),然后分析實(shí)現(xiàn)異步FIFO的難點(diǎn)問題及其解決辦法;在傳統(tǒng)設(shè)計(jì)的基礎(chǔ)上提出一種新穎的電路結(jié)構(gòu)并對(duì)其進(jìn)行綜合仿真和FPGA實(shí)現(xiàn)。
        • 關(guān)鍵字: FIFO  FPGA    

        3-DES算法的FPGA高速實(shí)現(xiàn)

        • 介紹3-DES算法的概要;以Xilinx公司SPARTANII結(jié)構(gòu)的XC2S100為例,闡述用FPGA高速實(shí)現(xiàn)3-DES算法的設(shè)計(jì)要點(diǎn)及關(guān)鍵部分的設(shè)計(jì)。
        • 關(guān)鍵字: FPGA  DES  算法  高速實(shí)現(xiàn)    

        基于CPLD/FPGA的半整數(shù)分頻器的設(shè)計(jì)

        • 簡要介紹了CPLD/FPGA器件的特點(diǎn)和應(yīng)用范圍,并以分頻比為2.5的半整數(shù)分頻器的設(shè)計(jì)為例,介紹了在MAX+plus II開發(fā)軟件下,利用VHDL硬件描述語言以及原理圖的輸入方式來設(shè)計(jì)數(shù)字邏輯電路的過程和方法。
        • 關(guān)鍵字: CPLD  FPGA  整數(shù)  分頻器    

        零功耗超快速CPLD器件ispMACH4000Z及其應(yīng)用

        • 介紹了萊迪思半導(dǎo)體公司推出的零功耗超快速復(fù)雜中編程邏輯器件ispMACH4000Z的特征、結(jié)構(gòu)和原理。
        • 關(guān)鍵字: ispMACH  4000Z  CPLD  4000    

        用CPLD實(shí)現(xiàn)單片機(jī)讀寫模塊

        • 介紹實(shí)現(xiàn)單片機(jī)與Xilinx公司XC9500系列可編程邏輯器件的讀寫邏輯功能模塊的接口設(shè)計(jì),以及Xilinx公司的XC9500系列可編程邏輯器件的開發(fā)流程。
        • 關(guān)鍵字: CPLD  單片機(jī)  讀寫模塊    

        基于FPGA的總線型LVDS通信系統(tǒng)設(shè)計(jì)

        • 本文介紹一種基于總線型LVDS的通信系統(tǒng)方案,以及利用FPGA芯片實(shí)現(xiàn)系統(tǒng)核心模塊的設(shè)計(jì)方法。
        • 關(guān)鍵字: FPGA  LVDS  總線  通信    

        用CPLD控制曼徹斯特編解碼器

        • 討論如何使用CPLD實(shí)現(xiàn)單片機(jī)與曼徹斯特編解碼器的接口。
        • 關(guān)鍵字: CPLD  曼徹斯特  編解碼器    

        基于FPGA的多路模擬量、數(shù)字量采集與處理系統(tǒng)

        • 提出一種基于FPGA技術(shù)的多路模擬量、數(shù)字量采集與處理系統(tǒng)的設(shè)計(jì)方案,分析整個(gè)系統(tǒng)的結(jié)構(gòu),并討論FPGA內(nèi)部硬件資源的劃分和軟件的設(shè)計(jì)方案等。
        • 關(guān)鍵字: FPGA  多路  模擬量  數(shù)字量采集    
        共7029條 465/469 |‹ « 460 461 462 463 464 465 466 467 468 469 »

        cpld/fpga介紹

        您好,目前還沒有人創(chuàng)建詞條cpld/fpga!
        歡迎您創(chuàng)建該詞條,闡述對(duì)cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng)建詞條

        熱門主題

        樹莓派    linux   
        關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
        備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
        主站蜘蛛池模板: 周至县| 东乡族自治县| 定边县| 宕昌县| 中卫市| 柳林县| 米泉市| 南雄市| 阿克苏市| 洛川县| 云和县| 宜丰县| 斗六市| 敦化市| 监利县| 开平市| 泸州市| 南丹县| 双牌县| 温州市| 交口县| 内江市| 苍南县| 体育| 澄城县| 松潘县| 左云县| 元谋县| 新巴尔虎右旗| 鹿泉市| 土默特左旗| 秀山| 北宁市| 信宜市| 渭南市| 吴旗县| 五台县| 辽宁省| 佳木斯市| 钦州市| 通海县|