- 摘 要：本文提出了一種高效的復信號處理芯片的設計方法。本芯片是某雷達信號處理機的一部分，接收3組ADC的輸出復數據，依次完成去直流、加窗、512點FFT、求功率譜和累加3組信號的功率譜等功能。在這5種功能中，加窗、512點FFT和求功率譜復用一個蝶形單元。本芯片由單片FPGA實現，計算精度高、速度較快，滿足雷達系統的實時處理要求。關鍵詞： FFT；蝶形單元；塊浮點；功率譜； FPGA
引言復信號處理芯片是某雷達系統的一部分。雷達系統的實時處理特點要求芯片運
- 關鍵字：
FFT FPGA 蝶形單元 功率譜 塊浮點
- 微電子學的發展徹底改變了計算機的設計：集成電路技術增加了能夠安裝到單個芯片中的元器件數目及其復雜度。因此，采用這種技術可以構建低成本、專用的外圍器件，從而迅速地解決復雜的問題。
- 關鍵字：
FPGA 脈動 陣列
- 摘要：本文給出了一個基于CPLD高速超聲車距報警器系統設計。關鍵詞：車距報警器；CPLD；雙口RAM 引言 為減少汽車碰撞事故的發生，汽車碰撞技術在近年發展很快。汽車避撞技術首先需要解決的問題是汽車之間的安全距離，當汽車與汽車之間的距離小于安全距離時，就應該能夠自動報警。本文給出了高速防撞器的核心部分：車距報警器的設計方法。筆者設計了一款安裝于車前／車尾的便攜式系統，能在汽車停車、倒車以及行使過程中自動監控汽車與其它汽車、人和障礙物之間的距離，如果距離小于規定的安全距離
- 關鍵字：
CPLD
- 摘 要：本文介紹了高速ADC AD9430的功能，詳細說明了使用高速FPGA來控制AD9430構成高速(140MSPS)、高精度(12位)數據采集系統的設計方法，并給出了具體實現的系統框圖和測試結果。關鍵詞：數據采集；FPGA；AD9430引言結合實際任務的要求，本文提出了一種基于AD9430的高速數據采集系統，主要用于采集雷達回波。在這個系統中，選用高速邏輯器件控制A/D轉換和FIFO存儲，同時通過FPDP(Front Panel Data Port)總線將采集的數據發送出去。由
- 關鍵字：
AD9430 FPGA 數據采集
- 摘 要：本文介紹了應用于磁軸承的雙DSP熱備容錯控制方案，該方案采用時鐘同步技術，由總線表決模塊實現系統的容錯處理，硬件判決模塊實現硬件故障判斷。由中心仲裁模塊根據兩判決模塊的結果進行復雜的仲裁，并完成切換和完善的報警邏輯，從而提高了磁軸承控制系統的可靠性。關鍵詞：容錯；磁軸承； 控制器； CPLD； DSP引言電磁軸承(AMB)是利用可控電磁吸力將轉子懸浮起來的一種新型高性能軸承，具有無接觸、無摩擦、高速度、高精度、不需潤滑和密封等一系列特點，在交通、超高速超精密加工
- 關鍵字：
CPLD DSP 磁軸承 控制器 容錯
- 摘 要：本文介紹了基于PCI專用芯片PCI9054和CPLD的DVB碼流接收系統的硬件設計。該設計采用了PCI9054+CPLD的數字處理方案，并采用一種新的方法更高效地利用雙端口RAM，保證了高速、大容量數據流的實時處理。關鍵詞：DVB；PCI；CPLD；雙端口RAM；WDM模式 前言通過PC接收DVB(數字視頻廣播)碼流已成為一項新的多媒體數據接收技術。因此，設計基于PC平臺的DVB碼流接收卡，是數字廣播電視發展的需要。由于DVB傳輸流的平均傳輸速率為6
- 關鍵字：
CPLD DVB PCI WDM模式 雙端口RAM 存儲器
- 摘 要：本文在分析了非對稱同步FIFO的結構特點及其設計難點的基礎上，采用VHDL描述語言，并結合FPGA，實現了一種非對稱同步FIFO的設計。關鍵詞：非對稱同步FIFO；VHDL；FPGA；DLL；BlockRAM引言FIFO是一種常用于數據緩存的電路器件，可應用于包括高速數據采集、多處理器接口和通信中的高速緩沖等各種領域。然而在某些應用，例如在某數據采集和處理系統中，需要通過同步FIFO來連接8位A/D和16位數據總線的MCU，但是由于目前同步FIFO器件的輸入與輸
- 關鍵字：
BlockRAM DLL FPGA VHDL 非對稱同步FIFO 存儲器
- 摘 要：本文提出了一種利用邊沿觸發鑒相縮短鎖相環捕獲時間的方案，并詳細介紹了該方案基于FPGA的實現方法。通過對所設計的鎖相環進行計算機仿真和硬件測試，表明該方案確實可以提高鎖相環的捕獲性能。關鍵詞：數字鎖相環(DPLL)；捕獲時間；FPGA；VHDL引言捕獲時間是鎖相環的一個重要參數，指的是鎖相環從起始狀態到達鎖定狀態所需時間。在一些系統中，如跳頻通信系統，由于系統工作頻率不斷地發生快速變化(每秒幾百次到幾千次，甚至高達上萬次)，要求鎖相環能夠對信號相位快速捕獲。因此
- 關鍵字：
FPGA VHDL 捕獲時間 數字鎖相環(DPLL)
- 摘 要：本文根據Gollmann密鑰流發生器的原理和偽隨機序列產生的程序，利用VHDL語言和CPLD，設計出Gollmann密鑰流發生器。該發生器滿足一般的加密要求，可以保護信息傳輸的安全。關鍵詞：Gollmann ；VHDL ；CPLD；偽隨機序列引言對通信數據進行加密的方法可分為兩大類：軟加密和硬加密。其中硬加密具有加密強度大、可靠性高等特點。本文根據流密碼發生器原理，用CPLD設計出了Gollmann流密碼發生器。原理密碼安全的偽隨機序列發生器用于流密碼時十分理想
- 關鍵字：
CPLD Gollmann VHDL 偽隨機序列
- 介紹一種利用微控制器動態配置CPLD器件的方法。將配置文件存放在存儲器中，配置文件中的控制代碼驅動在微處理器中運行的配置引擎；將配置文件中的配置信息通過JTAG口移入CPLD，實現器件的動態配置
- 關鍵字：
CPLD 器件 動態配置 系統
- VirtexE系列是XILINX公司生產的新型FPGA芯片，可用來進行數十萬邏輯門級的系統設計和百兆赫茲級的高速電路設計。
- 關鍵字：
FPGA 50E XCV 50
- 介紹了一種基于ALTERA公司大規模可編程邏輯器件EPF10K10的多功能光柵尺處理品電路。敘述了該電路的主要電路――四倍頻細分、辨向電路、計數電路、接口處理電路的設計原理，風時給出了詳細的電路和仿真波形。
- 關鍵字：
FPGA 光柵 信號 模塊
- 摘 要：本文介紹了一種同步測周期計數器的設計，并基于該計數器設計了一個高精度的數字頻率計。文中給出了計數器的VHDL編碼，并對頻率計的FPGA實現進行了仿真驗證，給出了測試結果。關鍵詞：頻率計；VHDL；FPGA；周期測量
在現代數字電路設計中，采用FPGA結合硬件描述語言VHDL可以設計出各種復雜的時序和邏輯電路，具有設計靈活、可編程、高性能等優點。本文將介紹一種基于FPGA，采用同步測周期的方法來實現寬頻段高精度數字頻率計的設計。
圖1 同步測周期計數器
- 關鍵字：
FPGA VHDL 頻率計 周期測量
- 在過去，想獲得更隹的嵌入式產品功能，設計者想到的不二法門往往是采用更新一代的晶片制程技術，要不然，這樣的硬體設計取向至少能提供更小的尺寸，或更低的成本，而維持一定的功能水準
- 關鍵字：
嵌入式 FPGA DSP
- 2004年8月A版
Altera公司推出新款Cyclone II系列FPGA器件。Cyclone II FPGA的成本比第一代Cyclone器件低30%，邏輯容量大了三倍多，可滿足低成本大批量應用需求。
市場驅動力
隨著低復雜度FPGA器件成本的不斷下降，具有靈活性和及時面市優勢的FPGA與 ASIC相比更有競爭性，在數字消費市場上的應用也急劇增加。第一代Cyclone系列迄今發售了3百多萬片，在全球擁有3,000多位客戶，對大批量低成本數字消費市場有著巨大的影響，該市場消納了三分之一的器件
- 關鍵字：
FPGA 嵌入式
cpld／fpga介紹
您好，目前還沒有人創建詞條cpld／fpga!
歡迎您創建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
