ISE12.3增強PlanAhead 設計與分析控制臺，并進一步優化功耗，標志著支持 AXI4 接口IP的推出，和即插即用FPGA 設計的實現
賽靈思公司（Xilinx, Inc. ）宣布推出 ISE® 12.3設計套件，這標志著這個FPGA 行業領導者針對片上系統設計的互聯功能模塊， 開始推出滿足AMBA® 4 AXI4 規范的IP核，以及用于提高生產力的 PlanAhead™ 設計和分析控制臺，同時還推出了用于降低了Spartan®-6 FPG
關鍵字：
Xilinx FPGA ISE
作為賽靈思用戶論壇的定期訪客，我注意到新用戶往往對時序收斂以及如何使用時序約束來達到時序收斂感到困惑。為幫助 FPGA設計新手實現時序收斂，讓我們來深入了解時序約束以及如何利用時序約束實現FPGA 設計的最優結果。
何為時序約束？
為保證設計的成功，設計人員必須確保設計能在特定時限內完成指定任務。要實現這個目的，我們可將時序約束應用于連線中——從某 FPGA 元件到 FPGA 內部或 FPGA 所在 PCB 上后續元件輸入的一條或多條路徑。
在 FPGA 設計
關鍵字：
Xilinx FPGA 設計時序
[組圖]FPGA器件的在線配置方法,引 言
關鍵字：
配置 方法 在線 器件 FPGA 組圖
摘要：設計了一種用于數字下變頻的256階分布式FIR濾波器。通過分析分布式FIR濾器結構給實現電路所需資源和...
關鍵字：
FPGA FIR濾波器 分布式算法
介紹了一種基于LXI總線數字化儀模塊的總體設計方案。該數字化儀模塊以FPGA和DSP作為采集控制和信號處理核心單元，兼容兩種標準頻率中頻信號的采集與數據處理，采用基于IEEE1588精密時鐘協議提供的時間基準進行精確定時觸發。軟件系統在Windows NT平臺上實現，開發了基于Lab Windows/CVI的虛擬儀器軟面板，保證了模塊運行的穩定性和人機界面的友好。本數字化儀模塊的特點在于該模塊在高性能FPGA的控制下實現兩種中頻信號采集，最高采樣頻率可達130 MHz，可靠性、穩定性好，具有較好的實用價值
關鍵字：
LXI總線 FPGA DSP IEEE1588 201104
本作品設計并實現了一種基于近紅外手背靜脈檢測生物特征的個人身份認證系統(VAS系統)，在Xilinx公司提供的NetFPGA開發平臺上完成了系統開發。實現了手背靜脈圖像的采集、處理、存儲和匹配驗證等功能，充分發揮了FPGA硬件功能，采用軟硬件協同思想，流水線策略和并行處理的方法，移植和優化了軟件算法。同時對NetFPGA平臺進行了改造和擴展;還實現了靈活、友好的交互界面，安全級別高，擴展性強。
關鍵字：
嵌入式系統 FPGA 身份認證 生物特征 手背靜脈 201104
日前，晶圓代工龍頭企業臺積電宣布了其一季度業績，營收為12.9億美元，環比增長14.1%同比增長16.9%，這一切得益于其不斷進步的工藝制程，就目前28nm制程節點，臺積電一口氣推出了6款不同規格的產品，而其他代工廠則表示下半年才會推出28nm的產品。
關鍵字：
Xilinx FPGA
權威的市場分析、領先的技術方案、關鍵元器件展示與講解，2011年4月19日，眾多精彩內容伴隨著第四屆中國國際醫療電子大會(CMET2011)一同亮相深圳。深圳醫療器械行業協會會長陶篤純、藍韻集團產品市場部總監劉明宇、中國科學院深圳先進技術研究院 鄭海榮博士分別從深圳醫療器械產業發展概況、醫改兩年帶來的機遇與挑戰、多學科交叉驅動醫療儀器創新關鍵等角度出發，
關鍵字：
TI FPGA 醫療超聲
基于FPGA+DSP的高速中頻采樣信號處理平臺的實現,摘要：高速中頻采樣信號處理平臺在實際應用中有很大的前景，提出采用FPGA+DSP的處理結構，結合高性能A／D和D／A處理芯片，設計了一個通用處理平臺，并對其主要性能進行了測試。實驗與實際應用表明，該系統具有很強的
關鍵字：
信號處理 平臺 實現 采樣 中頻 FPGA DSP 高速 基于
本心率計在數字式心率計的基礎上，采用FPGA和VHDL語言實現，減少了元器件使用數量，提高了測量精度和可靠性。該電路能夠實時采集并測量人體心跳的瞬時和平均心跳速率，判斷并顯示心率狀態（即心跳是否正常、是否過快或過慢、是否有心率不齊現象）。如果心率過快或過慢或者有心率不齊現象，那么將用不同顏色發光管進行閃爍報警顯示。
關鍵字：
FPGA 數字式 電路 工作原理
摘要：飛行試驗振動信號具有采樣率高、數據量大、處理復雜的特點，在現有條件下，通過遙測鏈路很難將大量的振動數據實時傳輸至地面監控系統。針對試飛測試的需要，結合某型號的試飛關鍵技術攻關研究，突破試飛振動數
關鍵字：
POWER FPGA PC 架構
DDR SDRAM是Double Data Rate SDRAM的縮寫，即雙倍速率同步動態隨機存儲器。DDR內存是在SDRAM內存基礎上發展而來的，能夠在時鐘的上升沿和下降沿各傳輸一次數據，可以在與SDRAM相同的總線時鐘頻率下達到更高的數據傳輸率。雖然DDR2和DDR一樣,都采用相同采樣方式進行數據傳輸，但DDR2擁有兩倍于DDR的預讀取系統命令數據的能力。
關鍵字：
Cyclone FPGA DDR2 III
cpld／fpga介紹
您好，目前還沒有人創建詞條cpld／fpga!
歡迎您創建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473