本系統是用CPLD實現的智能數字電壓表。隨著EDA技術的廣泛應用，CPLD已成為現代數字系統設計的主要手段，CPLD目前正朝著更高速、更高集成度、更強功能和更靈活的方向發展。
關鍵字：
電壓表 設計 數字 高精度 控制 核心 CPLD
引言 串行接口常用于芯片至芯片和電路板至電路板之間的數據傳輸。隨著系統的帶寬不斷增加至多吉比特范圍，并行接口已經被高速串行鏈接，或SERDES （串化器/ 解串器）所取代 。起初， SERDES是獨立的ASSP或ASIC器
關鍵字：
SERDES FPGA 性能 接口
本設計使用硬件描述語言VHDL在FPGA數字邏輯層面上實現AES加解密，為了系統的擴展性和構建良好的人機交互，設計通過PS/2鍵盤輸入加密密鑰，并將其顯示在LCD上。在軟核MicroBlaze上，通過SPI總線讀寫FIFO和RAM控制射頻芯片CC2420，使系統具有信道選擇、地址識別、自動CRC校驗功能，使系統更加安全、通信誤碼率更低。
關鍵字：
保密 通信 終端 無線 系統 Xilinx FPGA 基于
摘要 基于FPGA基本數據流的下載控制方式，利用遺傳算法，通過單片機控制數據流的方式對FPGA進行編程配置，實現自身重構，使系統具有自適應、自組織和自修復的特性。
關鍵字：
FPGA 數據流 動態可重構
語音系統是電梯不可缺少的部分，用于樓層報數、方向提示、報警告示、消防對講以及廣告宣傳等。傳統語音系統絕大多數采用語音器存儲和播放語音，但存在比如外電路復雜、音質差、成本高、容量小以及語音不易更改等缺陷。鑒于此，設計了一款基于CPLD和VS1011E解碼器的電梯語音系統。
關鍵字：
語音系統 設計 電梯 解碼器 CPLD VS1011E 基于
摘要 利用異步FIFO實現FPGA與DSP進行數據通信的方案。FPGA在寫時鐘的控制下將數據寫入FIFO，再與DSP進行握手后，DSP通過EMIFA接口將數據讀入。文中給出了異步FIFO的實現代碼和FPGA與DSP的硬件連接電路。經驗證，利用
關鍵字：
通信 運用 DSP FPGA FIFO 異步
摘要：針對需要切換FPGA器件的配置以實現不同功能的特殊應用場合，提出了一種使用大容量的Flash存儲器作配置碼流載體的FPGA多配置系統。該系統采用傳輸速度快的JTAG接口提高了配置碼流的燒寫速度，采用并行從模式減少
關鍵字：
FIash JTAG FPGA 接口
基于FPGA的CAN總線控制器SJA1000軟核的設計
關鍵字：
SJA1000 軟核 設計 控制器 總線 FPGA CAN
摘要：為了方便基于FPGA實現的隨機數發生器的驗證與演示，以CycloneII FPGA芯片EP2C20Q240C8N為核心，設計實現了隨機數發生器IP核下載與測試的開發驗證平臺，并詳細闡述了各模塊的設計原理及關鍵技術。最后，通過下載
關鍵字：
FPGA USB 隨機數發生器
為了能更好地實現變電站的自動化和數字化以及完成變電站系統的實時監控、測試，更快捷、直觀地獲得設備的運行狀態。介紹了一臺基于ARM+FPGA的電力光纖信號分析儀的設計與研究，從硬件方面提出了新的設計方案。這種光纖信號分析儀主要實現對數字化變電站中通過100 M BaseFX傳輸的各種格式報文的抓取、信息提取、報文解碼、實時存儲及波形顯示等功能。
關鍵字：
FPGA ARM 電力光纖 信號分析
摘要：文章通過對1553B總線協議的研究，結合現代EDA技術，介紹了一種使用現場可編程邏輯器件(FPGA)設計1553B,總線協議用的manches-ter II型碼解碼器的方法。通過采用Verilog HDL硬件描述語言和原理圖混合輸入法，使設
關鍵字：
1553B FPGA 總線協議 解碼器
為實現智能儀器的遠程控制，提高控制系統的速度，采用現場可箱程門陣列(FPGA)芯片、USB芯片等實現了智能儀器遠程控制系統的設計。重點介紹RS 232與USB的接口轉換原理及FPGA程序設計和仿真。系統采用先入先出存儲器和有限狀態機實現了RS 232與USB的接口轉換，并實現上位機的控制、數據處理等功能。系統可大大減少上位機的工作量，不僅可以用于實驗室也可應用在工業生產中。
關鍵字：
控制系統 設計 遠程 儀器 FPGA 智能 基于
摘要：目前數字相機逐步取代模擬相機應用在光電測量設備中，因此圖像處理器也逐漸轉化為接收數字視頻的接口，對數字圖像處理器檢測的信號發生器的研制也變得十分迫切。本文介紹了一種基于FPGA的兩種數字視頻格式輸出
關鍵字：
FPGA 視頻信號 發生器
摘要：射頻識別是一種非接觸自動識別技術，近年來廣泛應用于物流管理、車輛收費、門禁管理等方面。UHF頻段RFID技術由于可實現遠距離和快速通信而受到越來越多的關注。文章提出了一款基于ISO／IEC18000-6C協議的超高頻
關鍵字：
設計 讀寫器 高頻 FPGA 基于
摘要：介紹了一種智能信號轉換模塊的設計方法。這種智能模塊采用了基于FPGA嵌入式軟核系統，是基于NiosII軟核處理器的架構，可以在模塊上完全實現外部總線信號之間相互轉換，無需驅動程序或操作系統的干預。同時對用
關鍵字：
FPGA 429 422 系統
cpld／fpga介紹
您好，目前還沒有人創建詞條cpld／fpga!
歡迎您創建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473