首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
        EEPW首頁(yè) >> 主題列表 >> cpld/fpga

        cpld/fpga 文章 最新資訊

        一種高效靈活數(shù)字上變頻FPGA設(shè)計(jì)

        • 摘要:數(shù)字上變頻器是軟件無(wú)線電的核心部件之一,其基本功能是增加基帶信號(hào)采樣率并把其搬移到載波頻率上。...
        • 關(guān)鍵字: 數(shù)字上變頻  FPGA  altera  

        在選用FPGA進(jìn)行設(shè)計(jì)時(shí)降低功耗的方法

        • 如今,各種規(guī)范和標(biāo)準(zhǔn)都對(duì)系統(tǒng)的整體功耗提出了越來(lái)越嚴(yán)格的要求,以至于系統(tǒng)設(shè)計(jì)師面臨越來(lái)越艱巨的挑戰(zhàn)。...
        • 關(guān)鍵字: FPGA  降低功耗  

        新出現(xiàn)的SoC FPGA上的策略考慮

        • 集成了FPGA架構(gòu)、硬核CPU子系統(tǒng)以及其他硬核IP的半導(dǎo)體器件SoCFPGA已經(jīng)發(fā)展到了一個(gè)“關(guān)鍵點(diǎn)”,它在今...
        • 關(guān)鍵字: SoC  FPGA  硬核  IP  嵌入式系統(tǒng)  Altera  

        多通道頻率檢測(cè)技術(shù)的FPGA實(shí)現(xiàn)

        • 摘要:多通道頻率檢測(cè)是當(dāng)前數(shù)字接收機(jī)的一種常用的頻率測(cè)量方案,該方法可以較好地解決頻率截獲概率與頻率分辨力的矛盾,并在復(fù)雜的電磁環(huán)境中具有處理多個(gè)同時(shí)到達(dá)信號(hào)的能力。文中給出了基于FPGA來(lái)實(shí)現(xiàn)多信道頻率
        • 關(guān)鍵字: FPGA  多通道  頻率  檢測(cè)技術(shù)    

        基于FPGA的煙支檢測(cè)系統(tǒng)的設(shè)計(jì)

        • 摘要:為了實(shí)現(xiàn)煙支剔除的自動(dòng)化程度,減少人為干預(yù)量和提高剔除精度,文中給出了采用FPGA硬件編程方法將數(shù)據(jù)采集部件采集到的煙支數(shù)據(jù)經(jīng)A/D轉(zhuǎn)換后送入FPGA,然后根據(jù)一定的判決算法輸出控制信號(hào),以用于控制剔除閥
        • 關(guān)鍵字: FPGA  檢測(cè)系統(tǒng)    

        基于FPGA的Picoblaze核實(shí)現(xiàn)Modbus通信協(xié)議

        • 摘要:給出了一種在Xinlinx的Spartan-3E評(píng)估板上實(shí)現(xiàn)Modbus通信協(xié)議的方法。該方法以PC為上位機(jī),并在評(píng)估板上嵌入Picoblaze軟核作為下位機(jī)來(lái)實(shí)現(xiàn)Modbus通信協(xié)議的功能。文中同時(shí)介紹了使用Xilinx ISE和Picoblaze軟核
        • 關(guān)鍵字: 通信  協(xié)議  Modbus  實(shí)現(xiàn)  FPGA  Picoblaze  基于  

        基于FPGA和LAN91C111的嵌入式以太網(wǎng)接口設(shè)計(jì)

        • 基于FPGA和LAN91C111的嵌入式以太網(wǎng)接口設(shè)計(jì),摘要:介紹了SMSC公司生產(chǎn)的嵌入式以太網(wǎng)控制器LAN91C111的主要特點(diǎn)及工作原理,并從系統(tǒng)方案、硬件設(shè)計(jì)、軟件設(shè)計(jì)等方面,詳細(xì)介紹了基于ALTERA公司的NIOS II軟核處理器芯片LAN91C111芯片來(lái)實(shí)現(xiàn)以太網(wǎng)互聯(lián)通信的原理
        • 關(guān)鍵字: 接口  設(shè)計(jì)  以太網(wǎng)  嵌入式  FPGA  LAN91C111  基于  

        Altera為FPGA提供首款集成100G EFEC解決方案

        • Altera公司今天宣布,開始提供業(yè)界第一款集成增強(qiáng)前向糾錯(cuò)(EFEC)IP內(nèi)核,該內(nèi)核針對(duì)高性能StratixIV和Stratix...
        • 關(guān)鍵字: FPGA  100G  EFEC  

        π/4-DQPSK差分解調(diào)器的數(shù)字化FPGA設(shè)計(jì)與實(shí)現(xiàn)

        • 摘要:給出了采用FPGA設(shè)計(jì)芯片技術(shù)對(duì)QPSK解調(diào)器進(jìn)行設(shè)計(jì)的實(shí)現(xiàn)方法。該方法可將解調(diào)器中原有的多種專用芯片的功能集成在一片大規(guī)模可編程邏輯器件FPGA上,從而實(shí)現(xiàn)了高度集成化和小型化。仿真結(jié)果表明,該方案具有突
        • 關(guān)鍵字: DQPSK  FPGA  差分  解調(diào)器    

        數(shù)字控制振蕩器(NCO)的FPGA實(shí)現(xiàn)

        • 摘要:介紹了NCO數(shù)字控制振蕩器的工作原理,詳細(xì)分析了數(shù)控振蕩器的性能指標(biāo)和其在FPGA中的實(shí)現(xiàn)方法,最后給出了新設(shè)計(jì)的數(shù)控振蕩器在QUARTUSII中的仿真結(jié)果。
          關(guān)鍵詞:數(shù)控振蕩器(NCO);無(wú)雜散動(dòng)態(tài)范圍(SFDR);FPG
        • 關(guān)鍵字: FPGA  NCO  數(shù)字控制  振蕩器    

        基于FPGA的VGA控制器實(shí)現(xiàn)

        • 摘要:依據(jù)標(biāo)準(zhǔn)的VGA顯示接口的顯示原理,介紹了一種利用可編程邏輯器件FPGA,并以VerilogHDL語(yǔ)言為邏輯描述工具來(lái)完成VGA接口的控制,從而實(shí)現(xiàn)簡(jiǎn)單的彩色條紋顯示的具體方法。
          關(guān)鍵宇:VGA;FPGA;VerilogHDL;彩色
        • 關(guān)鍵字: FPGA  VGA  控制器    

        基于FPGA的IRTG-B碼編解碼器的設(shè)計(jì)與實(shí)現(xiàn)

        • 摘要:為提高整個(gè)系統(tǒng)時(shí)間的同步精度,以便為測(cè)量設(shè)備提供可靠的時(shí)間信息和標(biāo)準(zhǔn)頻率信號(hào),給出了一種基于FPGA的IRIG-B編解碼器的設(shè)計(jì)與實(shí)現(xiàn)方法。新系統(tǒng)基于模塊化設(shè)計(jì),其中編碼部分完成標(biāo)準(zhǔn)時(shí)間信息及相應(yīng)的BCD碼的
        • 關(guān)鍵字: IRTG-B  FPGA  編解碼器    

        免費(fèi)的 I/O:改進(jìn) FPGA 時(shí)鐘分配控制

        • 可編程時(shí)鐘器件集成了主要的時(shí)序元件,如一個(gè)PLL、分頻器、扇出緩沖器、零延遲緩沖器,從而節(jié)省電路板面積、降低成本,并提高性能。使用諸如ispClock5400D系列器件,設(shè)計(jì)人員可以更好地規(guī)劃其特定系統(tǒng)的理想時(shí)鐘產(chǎn)生和分配電路,更好地利用其FPGA上的I/O。
        • 關(guān)鍵字: 分配  控制  時(shí)鐘  FPGA  I/O  改進(jìn)  免費(fèi)  

        嵌入式系統(tǒng)與FPGA的最新動(dòng)向

        •   嵌入式處理器:2011年有望增長(zhǎng)12%,中國(guó)設(shè)計(jì)增幅高于全球   據(jù)Semico Reserch資深分析師Tony Massimini介紹[1],2010年,微邏輯組件(微處理器、微控制器和DSP)的銷售額勁升了24.9%。但這是因?yàn)橄啾扔?009年的災(zāi)難性的衰退所致。在相對(duì)穩(wěn)定的銷售環(huán)境下,預(yù)計(jì)2011年有望再成長(zhǎng)12%。  
        • 關(guān)鍵字: MCU  FPGA  201103  

        LZW改進(jìn)壓縮算法的FPGA實(shí)現(xiàn)

        • 隨著實(shí)時(shí)監(jiān)控系統(tǒng)的發(fā)展,大容量高速數(shù)據(jù)采集與傳輸技術(shù)不斷取得新的進(jìn)展,針對(duì)當(dāng)前數(shù)據(jù)傳輸采用硬件實(shí)現(xiàn)速度快,但難以進(jìn)行數(shù)據(jù)處理,而軟件能實(shí)現(xiàn)很多算法但處理速度稍顯遜色的不足,采用了LZW壓縮算法及其改進(jìn)算法,并將該算法在可編程邏輯器件FPGA上進(jìn)行了實(shí)現(xiàn),通過仿真,驗(yàn)證了設(shè)計(jì)的正確性,提高了數(shù)據(jù)傳輸速度。
        • 關(guān)鍵字: FPGA  LZW  壓縮算法    
        共7031條 305/469 |‹ « 303 304 305 306 307 308 309 310 311 312 » ›|

        cpld/fpga介紹

        您好,目前還沒有人創(chuàng)建詞條cpld/fpga!
        歡迎您創(chuàng)建該詞條,闡述對(duì)cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng)建詞條

        熱門主題

        樹莓派    linux   
        關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
        備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
        主站蜘蛛池模板: 红安县| 镇原县| 山西省| 临海市| 云和县| 呈贡县| 临城县| 札达县| 沁源县| 阿坝| 繁昌县| 成都市| 临武县| 囊谦县| 灌阳县| 平度市| 大田县| 峡江县| 长岭县| 贵南县| 即墨市| 鄂温| 随州市| 林口县| 石渠县| 西华县| 时尚| 枣阳市| 会东县| 油尖旺区| 恭城| 庐江县| 谷城县| 石泉县| 灵丘县| 灯塔市| 临桂县| 金沙县| 大埔区| 曲松县| 古蔺县|