Cadence推出第一套完整支持CPF的解決方案

　　Cadence推出了Cadence Low-Power Solution，這是用于低功耗芯片的邏輯設計、驗證和實現的業界第一套完全集成的、標準化的流程。Cadence Low-Power Solution將領先的設計、驗證和實現技術與Si2 Common Power Format （CPF）相集成，為IC工程師提供端到端的低功耗設計方案。CPF是在設計過程初期詳細定義節約功耗技術的標準化格式。通過在整個設計過程中保存低功耗設計意圖，該解決方案避免了費力的人工操作，大大降低了與功耗相關的芯片故障，并在設計過程初期提供功耗的可預測性。 


　　隨著節能器件需求的增加，低功耗設計技術正在成為主流。例如，便攜應用設備需要較長的電池使用時間，這就使得合適的功耗節約成為必然。高度集成、高性能的90納米以下芯片對熱量管理提出了挑戰，而這就要求整個芯片的功率優化。而大型終端產品應用如服務器群組的所有層面都需要功率優化，以降低整體能量消耗。此外，與封裝相關的成本考慮也推動著設計師采用低功耗設計。 

　　為了滿足這些不同的需求，設計師正越來越多地采用高級低功耗設計方式，例如電源關斷（PSO）、多供應電壓（MSV）以及狀態保留功率閘（SRPG）。然而這些技術的EDA支持是支離破碎的，不同的工具需要不同的方式來表示低功耗意圖。結果，設計師不得不通過一系列的特殊手段定義低功耗功能，例如在同一個設計中多次人工地輸入功耗數據。這個過程不僅枯燥而且很容易出錯，更重要的是，它使得設計的可預測性和驗證變得極其困難。 

　　全新的Cadence Low-Power Solution通過在CPF規范中建立一個設計功耗意圖的單一的表示法解決了這一困難，促進了IP復用和RTL輕便性。這種表現法跨越了邏輯設計師、驗證工程師和實現工程師所使用的Cadence Logic Design Team Solution和Digital Implementation解決方案，包括計劃和以指標為驅動的流程管理、仿真、邏輯綜合、等效驗證、測試、布局、布線和電壓降分布分析。它能夠讓由多類型專家構成的整個項目團隊以包含了低功耗意圖的共同的設計角度開始工作。它還大幅提高了設計可預測性，并將芯片故障的風險降到最低。 

　　Common Power Format與Power Forward Initiative 

　　新的Cadence Low-Power Solution的一個重要促進因素是Common Power Format (CPF)的集成。CPF提供了一個標準的詞典，從設計到驗證和實現均可標識，保證了整個流程的一致性。 

　　CPF 1.0 已經經過了Power Forward Initiative（PFI）顧問們的全面審核，他們是代表電子產業各細分市場的領導廠商，包括半導體、代工廠、半導體設備、系統和電子設計自動化公司。PFI顧問提供了超過500項建議，這些都已經加入到CPF 1.0中，他們于2006年末捐獻給Si2 Low Power Coalition（LPC）。將來LPC將負責CPF的推進。LPC已經審核了CPF 1.0，按照Si2標準化進程，已將CPF暫時批準為Si2規格。 

　　供應情況 

　　作為Cadence Torino項目的一個里程碑，Cadence Low-Power 解決方案目前已經上市，并且預定將于年內加入支持Cadence新技術的有功耗意識的流程。其它Torino的產品將于2007年內陸續公布。