SMIC推出基于CPF的CADENCE 低功耗數字參考流程

　　中芯國際集成電路制造有限公司與Cadence設計系統有限公司，今天宣布 SMIC 正推出一種基于通用功率格式 (CPF) 的90納米低功耗數字參考流程，以及兼容 CPF 的庫。SMIC 還宣布其已經加盟功率推進聯盟 (PFI)。

　　這種新流程使用了由 SMIC 開發的知識產權，并應用了 Cadence 設計系統有限公司 (Nasdaq: CDNS) 的低功耗解決方案，其設計特點是可提高生產力、管理設計復雜性，并縮短上市時間。這種流程是 Cadence 與 SMIC 努力合作的結晶，進一步強化了彼此的合作關系，并且使雙方的共同客戶加快了低功耗設計的速度，迎接低功耗設計挑戰。

　　SMIC 參考流程 (3.2) 采用了 Cadence 的技術，是一套完整的對應 CPF 的 RTL-to-GDSII 低功耗流程，目標是使90納米系統級芯片設計實現高效功耗利用。它結合了 SMIC 9

　　0納米邏輯低漏泄 1P9M 1.2/1.8/2.5V 標準工藝，以及商用低功耗庫支持。該流程在所有必要的設計步驟中都具備功率敏感性，包括邏輯綜合過程、仿真、可測性設計、等價驗證、硅虛擬原型設計、物理實現與全面的 Signoff 分析。

　　“加盟 PFI 功率推進聯盟體現了我們對整個業界范圍的低功耗努力的支持，也體現了我們在不斷追求向終端用戶提供高級低功耗解決方案，”SMIC 設計服務處資深處長 David Lin 表示，“隨著高級工藝節點正不斷縮小到90納米以內，有兩大問題隨之而來：可制造性與可測性。SMIC 參考流程基于 Si2 標準的 CPF，是對這些問題的回應，帶來了一個有效的高成品率工藝，帶來最高的硅片質量。”

　　“Cadence 歡迎 SMIC 這位新會員加入到功率推進聯盟的大家庭，感謝他們對業界發展的努力，”Cadence IC 數字及功率推進部副總裁 Chi-Ping Hsu 博士表示，“半導體產業緊密合作，一起推動低功耗技術、設計和制造解決方案，這是至關重要的大事。”

　　通用功率格式 CPF 是由 Si2 批準通過的一種標準格式，用于指定設計過程初期的低功耗技術 -- 實現低功耗技術的分享和重用。Cadence 低功耗解決方案是業內最早的全套流程，將邏輯設計、驗證、實現與 Si2 標準的通用功率格式相結合。