cadence 文章 最新資訊
Cadence全新Voltus集成電路電源完整性解決方案助力電源簽收速度提升
- 全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ: CDNS)日前宣布IDT公司(Integrated Device Technology, Inc.)采用全新的Cadence? Voltus?集成電路電源完整性解決方案，在其旗艦產(chǎn)品上實現(xiàn)了運行時間10倍的性能加速。
- 關(guān)鍵字： Cadence IDT 電源網(wǎng)格
Cadence推出Voltus IC電源完整性解決方案
- 亮點： ?新的電源完整性分析引擎具有大規(guī)模的并行執(zhí)行能力，可達10倍的更快性能 ?新層次化體系架構(gòu)支持高達10億實例的非常大的設(shè)計 ?在整個設(shè)計流程中與關(guān)鍵的Cadence工具緊密結(jié)合，包括業(yè)界最快速的時序簽收解決方案Cadence Tempus(Cadence Tempus Timing Signoff Solution) ?Voltus技術(shù)已經(jīng)通過臺積電對16納米FinFET工藝的IR壓降分析和精度以及電遷移規(guī)則方面的驗證 為解決電子開發(fā)人員所面臨的重要的功耗挑戰(zhàn)，C
- 關(guān)鍵字： Cadence IC電源
Cadence宣布推出Interconnect Workbench
- 全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ: CDNS)今天宣布推出Cadence? Interconnect Workbench。Interconnect Workbench是一種軟件解決方案，在整個片上系統(tǒng)設(shè)計過程對互連進行周期精確的性能分析，能在關(guān)鍵流量狀況下快速識別出設(shè)計問題，并幫助用戶改進器件性能、加快產(chǎn)品上市。Interconnect Workbench搭配Cadence Interconnect Validator，組成了一套完整的功能驗證與性能檢驗解決方案。
- 關(guān)鍵字： Cadence 處理器 IP
Cadence推出業(yè)界首款支持DTS Neural Surround的IP核解決方案
- Cadence設(shè)計系統(tǒng)公司宣布該公司成為第一家提供DTS Neural Surround支持的IP DSP供應(yīng)商。結(jié)合Cadence Tensilica HiFi Audio/Voice DSP，DTS Neural Surround為汽車和音視頻接收器帶來家庭影院般的體驗，大幅改善了MP3等壓縮媒體類型的上混頻音質(zhì)。 “通過推出像DTS Neural Surround這樣的用于下一代汽車音頻處理器的、全新的、經(jīng)過大幅優(yōu)化的、創(chuàng)新的音頻解決方案，并在測試方面大力投入以確保產(chǎn)品的堅固性
- 關(guān)鍵字： Cadence DTS
Cadence FSP:FPGA-PCB系統(tǒng)化協(xié)同設(shè)計工具介紹
- Cadence FPGA System Planner（FSP）是一款完整性高的FPGA-PCB系統(tǒng)化協(xié)同設(shè)計工具。此次主要為大家介紹FPGA Sys ...
- 關(guān)鍵字： Cadence FSP:FPGA-PCB 設(shè)計工具
二代提速硬件仿真 關(guān)注功耗/速度優(yōu)勢IP公司
- Cadence CDNLive上海站，廠商聊的最多的，大家最想了解的，自然是剛剛在北京首發(fā)的Palladium XP II驗證平臺和系統(tǒng)開發(fā)增強套件。作為Palladium XP仿真系統(tǒng)的更新產(chǎn)品，二代產(chǎn)品最多可以將驗證性能再提高50%，更將其業(yè)界領(lǐng)先的容量擴展至23億門。而Cadence也是首次在美國以外推出新品發(fā)布，其中包含的種種深意，也是值得好好探究一番…… 硬件仿真平臺發(fā)展的深意 隨著芯片設(shè)計的復(fù)雜度越來越高，驗證工程師已經(jīng)不能高效地使用傳統(tǒng)RT
- 關(guān)鍵字： Cadence IP
TSMC和Cadence合作開發(fā)3D-IC參考流程以實現(xiàn)真正的3D堆疊
- ? 新參考流程增強了CoWoSTM (chip-on-wafer-on-substrate)芯片設(shè)計 ? 使用帶3D堆疊的邏輯搭載存儲器進行過流程驗證 全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ：CDNS)今天宣布，臺積電與Cadence合作開發(fā)出了3D-IC參考流程，該流程帶有創(chuàng)新的真正3D堆疊。該流程通過基于Wide I/O接口的3D堆疊，在邏輯搭載存儲器設(shè)計上進行了驗證 ，可實現(xiàn)多塊模的整合。它將臺積電的3D堆疊技術(shù)和Cadence?3D-IC解決方案相結(jié)合，包
- 關(guān)鍵字： Cadence 3D-IC
cadence介紹
EDA仿真軟件Cadence
--------------------------------------------------------------------------------
Cadence Design Systems Inc.是全球最大的電子設(shè)計技術(shù)(Electronic Design Technologies)、程序方案服務(wù)和設(shè)計服務(wù)供應(yīng)商。其解決方案旨在提升和監(jiān)控半導(dǎo) [ 查看詳細(xì) ]
cadence相關(guān)帖子
cadence資料下載
cadence視頻
cadence專欄文章
相關(guān)主題
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473