cadence?virtuoso? 文章 最新資訊
Cadence試產14nm測試芯片
- 近日，Cadence宣布，運用IBM FinFET制程技術所設計的 ARM Cortex-M0 處理器14nm測試晶片已投入試產。成功投產14nmSOI FinFET 技術歸功于三家廠商攜手建立的生態(tài)體系，在以 FinFET 為基礎的 14nm設計流程中，克服從設計到制造的各種新挑戰(zhàn)。 14nm生態(tài)系統(tǒng)與晶片是ARM、Cadence與IBM合作在14nm以上的先進制程開發(fā)系統(tǒng)晶片(SoCs)之多年期協(xié)議的重大里程碑。運用FinFET技術的14nm設計SoC實現(xiàn)了大幅減少耗電的承諾。 &ld
- 關鍵字： Cadence 芯片 處理器
CSR實現(xiàn)系統(tǒng)加速低功耗、混合信號芯片流片
- 全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ: CDNS)宣布，緊湊型、多媒體及云領域的創(chuàng)新芯片及軟件解決方案的全球供應商CSR plc (LSE: CSR; NASDAQ: CSRE)使用Cadence Encounter Digital Implementation(EDI)系統(tǒng)、Cadence Incisive Enterprise Simulator(IES)以及Cadence Conformal Low Power(CLP)加速了一款復雜低功耗、混合信號芯片的流片。
- 關鍵字： Cadence 芯片 CSR
Cadence助力Denso大幅提升IC設計效率
- Cadence設計系統(tǒng)公司日前宣布，汽車零部件生產商Denso公司在改用了Cadence定制/模擬與數(shù)字流程之后，在低功耗混合信號IC設計方面實現(xiàn)了質量與效率的大幅提升。將Cadence Encounter RTL-to-GDSII流程應用于設計的數(shù)字部分之后，Denso表示比之前采用的流程減小了10%的面積，功耗降低了20% 。在設計的模擬部分，根據(jù)多次測試的數(shù)據(jù)結果，Denso使用Cadence Virtuoso定制/模擬流程(6.1版)實現(xiàn)了30%的效率提升，并預計在實際設計上也有相
- 關鍵字： Cadence IC設計
cadence?virtuoso?介紹
您好，目前還沒有人創(chuàng)建詞條cadence?virtuoso?!
歡迎您創(chuàng)建該詞條，闡述對cadence?virtuoso?的理解，并與今后在此搜索cadence?virtuoso?的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對cadence?virtuoso?的理解，并與今后在此搜索cadence?virtuoso?的朋友們分享。 創(chuàng)建詞條
cadence?virtuoso?相關帖子
cadence?virtuoso?資料下載
cadence?virtuoso?專欄文章
熱門主題
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473