Cadence助力Denso大幅提升IC設計效率

 　　Cadence設計系統公司日前宣布，汽車零部件生產商Denso公司在改用了Cadence定制/模擬與數字流程之后，在低功耗混合信號IC設計方面實現了質量與效率的大幅提升。將Cadence Encounter RTL-to-GDSII流程應用于設計的數字部分之后，Denso表示比之前采用的流程減小了10%的面積，功耗降低了20% 。在設計的模擬部分，根據多次測試的數據結果，Denso使用Cadence Virtuoso定制/模擬流程(6.1版)實現了30%的效率提升，并預計在實際設計上也有相同的改進。對于Denso來說，在生產效率與成品質量方面所獲得的提升效果是顯著的。

　　“在競爭激烈的汽車電子市場，可靠性是必要的前提，”Denso電子設備商業部經理Yoichi Oishi最近在CDNLive!日本技術會議期間演講時說，“我們需要改進我們的設計工具，才能在不犧牲質量的前提下實現更高的芯片開發效率。采用了Cadence Encounter和Virtuoso流程后，我們在芯片質量和產品上市時間方面都實現了我們的目標。”

　　為實現高級節點設計數字部分的功耗、性能與面積的改良，Denso使用Encounter RTL-to-GDSII流程，其中包含Encounter RTL Compiler用于全局綜合，以及用于設計實現的Encounter Digital Implementation System。在模擬部分，Denso在完整的定制/模擬流程中采用Virtuoso Schematic Editor、 Virtuoso Layout Suite 以及 Virtuoso Analog Design Environment，在規格驅動的多測試環境中，以靈敏度分析和電路參數優化，在整個定制布局中實現強大而中心明確的設計。

　　對于in-design與寄生提取簽收，Denso使用了Cadence QRC Extraction，它與Virtuoso和Encounter流程緊密結合，實現更快的收斂以及迅速產品上市。從另一家供應商的技術更換為QRC Extraction之后，Denso能夠消除文件界面，直接從Virtuoso的環境管理數據，實現了效率的提升與更快的產品上市時間。

　　“Cadence為諸如Denso這樣的客戶提供了完整的混合信號與低功耗設計方案 - 可以幫助他們改進關鍵指標，如功耗、性能與面積，”Cadence解決方案營銷部主管Qi Wang說，“無論是應對高級工藝節點還是主流工藝尺寸，設計團隊都可以用Cadence的流程實現具有競爭力的商業和市場目標。”