新聞中心

        EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > Cadence PCB設(shè)計(jì)使用筆記

        Cadence PCB設(shè)計(jì)使用筆記

        作者: 時(shí)間:2012-08-06 來(lái)源:網(wǎng)絡(luò) 收藏

        一、安裝
        SPB15.2 CD1~3,安裝1、2,第3為庫(kù),不安裝
        License安裝:
        設(shè)置環(huán)境變量lm_license_file D:license.dat
        修改license中SERVER yyh ANY 5280為SERVER zeng ANY 5280

        本文引用地址:http://www.104case.com/article/190075.htm

        二、用Design Entry CIS(Capture)設(shè)計(jì)原理圖
        進(jìn)入Design Entry CIS Studio
        設(shè)置操作環(huán)境OptionsPreferencses:
        顏色:colors/Print
        格子:Grid Display
        雜項(xiàng):Miscellaneous
        .........常取默認(rèn)值
        配置設(shè)計(jì)圖紙:
        設(shè)定模板:OptionsDesign Template:(應(yīng)用于新圖)
        設(shè)定當(dāng)前圖紙OptionsSchematic Page Properities
        創(chuàng)建新設(shè)計(jì)
        創(chuàng)建元件及元件庫(kù)
        FileNewLibrary(...Labrary1.OLB)
        DesignNew Part...(New Part Properties)
        Parts per 1/2/..(封裝下元件的個(gè)數(shù))
        Pakage Type:(只有一個(gè)元件時(shí),不起作用)
        Homogeneous:復(fù)合封裝元件中(多個(gè)元件圖組成時(shí))每個(gè)元件圖都一樣(default適用于標(biāo)準(zhǔn)邏輯)
        Heterogeneous:復(fù)合封裝元件(多個(gè)元件圖組成時(shí))中使用不一樣的元件圖(較適用于大元件)
        一個(gè)封裝下多個(gè)元件圖,以View ext part(previous part)切換視圖
        Part Numbering:
        Alphabetic/numeric
        Place(PIN...Rectangle)
        建立項(xiàng)目FileNewProject
        Schematic ew page (可以多張圖:
        單層次電路圖間,以相同名稱的“電路端口連接器”off-page connector連接
        層次式電路圖:以方塊圖(層次塊Hierarchical Block...)來(lái)代替實(shí)際電路的電路圖,以相同名稱Port的配對(duì)內(nèi)層電路,內(nèi)層電路之間可以多張,同單層連接
        繪制原理圖
        放置元器件:Place
        元件:Part(來(lái)自Libraries,先要添加庫(kù))
        電源和地(power gnd)
        連接線路
        wire
        bus:與wire之間必須以支線連接,并以網(wǎng)標(biāo)(net alias)對(duì)應(yīng)(wire:D0,D1....D7;bus:D[0..7])
        數(shù)據(jù)總線和數(shù)據(jù)總線的引出線必須定義net alias
        修改元件序號(hào)和元件值
        創(chuàng)建分級(jí)模塊(多張電路圖)
        平坦式(單層次)電路:各電路之間信號(hào)連接,以相同名稱的off-page connector連接
        層次式電路圖:以方塊圖(層次塊Hierarchical Block...)來(lái)代替實(shí)際電路的電路圖,以相同名稱Port的配對(duì)內(nèi)層電路,內(nèi)層電路之間可以多張,同單層連接
        標(biāo)題欄處理:
        一般已有標(biāo)題欄,添加:PlaceTitle Block()
        層預(yù)處理
        元件的屬性
        編輯元件屬性
        在導(dǎo)入之前,必須正確填寫(xiě)元件的封裝( Footprint)
        參數(shù)整體賦值(框住多個(gè)元件,然后Edit Properties)
        分類(lèi)屬性編輯
        Edit PropertiesNew ColumnClass:IC(IC,IO,Discrete三類(lèi),在PCB中分類(lèi)放置)
        放置定義房間(Room)
        Edit PropertiesNew ColumnRoom
        添加文本和圖像
        添加文本、位圖(Place...)
        原理圖繪制的后續(xù)處理(切換到項(xiàng)目管理器窗口,選中*.DSN文件,然后進(jìn)行后處理————DRC檢查、生成網(wǎng)表及元器件清單)
        設(shè)計(jì)規(guī)則檢查(ToolsDesign Rules Check...)
        Design Rules Check
        scope(范圍):entire(全部)/selection(所選)
        Mode(模式):
        occurences(事件:在同一繪圖頁(yè)內(nèi)同一實(shí)體出現(xiàn)多次的實(shí)體電路)
        instance(實(shí)體:繪圖頁(yè)內(nèi)的元件符號(hào))
        如一復(fù)雜層次電路,某子方塊電路重復(fù)使用3次,就形成3次事件;子方塊電路內(nèi)本身的元件則是實(shí)體。
        Action(動(dòng)作):check design rules/delete DRC
        Report(報(bào)告):
        Create DRC markers for warn(在錯(cuò)誤之處放置警告標(biāo)記)
        Check hierarchical port connection(層次式端口連接)
        Check off-page connector connection(平坦式端口連接)
        Report identical part referenves(檢查重復(fù)的元件序號(hào))
        Report invalid package (檢查無(wú)效的封裝)
        Report hierarchical ports and off-page connector(列出port和off-page 連接)
        Check unconnected net
        Check SDT compatible
        Report all net names
        View output
        ERC Matrix
        元件自動(dòng)編號(hào)(ToolsAnnotate)
        scope:Update entire design/selection
        Action;
        Incremental/unconfitional reference update
        reset part reference to ?
        Add/delete Intersheet Reference(在分頁(yè)圖紙的端口的序號(hào)加上/刪除圖紙的編號(hào))
        Combined property
        Reset reference numbers to begin at 1 each page
        Do not change the page number
        自動(dòng)更新器件或網(wǎng)絡(luò)的屬性(ToolsUpdate Properties...)
        scope:Update entire design/selection
        Action:
        use case inseneitive compares
        convert the update property to uppercase
        ynconditionally update the property
        Do not change updated properties visibility


        上一頁(yè) 1 2 3 4 下一頁(yè)

        關(guān)鍵詞: Cadence PCB 使用筆記

        評(píng)論


        相關(guān)推薦

        技術(shù)專區(qū)

        關(guān)閉
        主站蜘蛛池模板: 吉林市| 佛教| 安福县| 竹溪县| 靖江市| 金阳县| 电白县| 兴仁县| 台北县| 旅游| 庐江县| 阳山县| 乌什县| 类乌齐县| 五家渠市| 长顺县| 林芝县| 莱州市| 寻乌县| 正定县| 景泰县| 岑巩县| 卢氏县| 鸡泽县| 寻甸| 贡嘎县| 永康市| 莎车县| 永安市| 白水县| 金溪县| 察哈| 松阳县| 酒泉市| 庆安县| 界首市| 廉江市| 丰都县| 黑龙江省| 南康市| 齐河县|