新聞中心

        EEPW首頁 > EDA/PCB > 新品快遞 > Cadence簽收解決方案為STMicroelectronics帶來上市優勢

        Cadence簽收解決方案為STMicroelectronics帶來上市優勢

        —— 使用綜合的Cadence簽收技術可將復雜SoC的設計周期與時序收斂節省數周時間
        作者: 時間:2012-10-16 來源:電子產品世界 收藏

          全球電子設計創新設計系統公司 (NASDAQ: CDNS),日前宣布服務于廣泛電子應用領域的全球半導體領先企業STMicroelectronics,通過改用的簽收解決方案將一款28納米系統級芯片()的設計周期縮短了數周時間。與 RTL-to-GDSII流程相呼應的是,ST應用Cadence簽收技術做出了質量更好的設計,效率也得到極大提升,同時在高級的流片方面加快了上市時間。

        本文引用地址:http://www.104case.com/article/137742.htm

          “Cadence簽收解決方案將我們的開發周期縮短了幾個星期,”STMicroelectronics統一平臺部門研發主管Thierry Baucchon說,“比如在24小時的時間內,我們能夠修復分散在設計中60多種模式邊際組合的數千個保持時間違例,包含2000多萬個單元-使用之前的簽收技術,這要耗費我們幾個星期的時間才能做完。

          ST將Cadence Encounter Timing System與Cadence QRC Extraction結合,搭配Encounter Digital Implementation(EDI)System,實現其快速流片的優勢。

          在28納米及以下工藝級別上,由于小型設備的差異越來越大,這也增加了工藝邊際情況的數量,要確保芯片可靠簽收變得更費時。Encounter時序系統獨一無二地為整個設計流程、工程變更單(ECOs)和最終簽收提供了全面的物理感知型、多模式、多邊際(MMMC)分析。ST表示,能夠了解時序優化時的單元布置,以及能夠分配大量模式與邊際進行分析,是改進ECO質量以及最終設計閉合周轉時間的關鍵。

          “我們對于與ST這種技術創新者合作充滿激情,并致力于繼續提供最好、效率最高的技術工具以及流程,幫助他們完成工作,”Cadence硅實現部門高級副總裁Chi-Ping Hsu博士說,“對于復雜的MMMC28納米設計與ECO,綜合的Cadence簽收解決方案能繼續以其獨特功能讓客戶滿意,幫助實現質量卓越的晶片、更高的設計效率以及加快產品上市時間。”



        關鍵詞: Cadence SoC

        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 兖州市| 柳江县| 阿城市| 崇州市| 潮安县| 准格尔旗| 新昌县| 道真| 景谷| 襄汾县| 泗阳县| 米林县| 台中市| 岳西县| 长海县| 清水河县| 泗阳县| 桦甸市| 阳泉市| 绥棱县| 平凉市| 河南省| 胶南市| 房山区| 丁青县| 平湖市| 竹北市| 金乡县| 邯郸县| 临桂县| 福海县| 无为县| 中卫市| 开鲁县| 修水县| 察隅县| 山阳县| 酉阳| 故城县| 山西省| 民权县|