半導體C-V測量基礎
加入技術交流群
強大的直流偏壓導致襯底中的多數載流子在絕緣層界面附近累積。由于它們無法穿透絕緣層，因此當電荷積累在界面附近(即d為最小值)時電容在累積區達到最大值。如圖1所示。從C-V累積測量可以得到的一個基本參數就是二氧化硅的厚度tox。
本文引用地址：http://www.104case.com/article/96649.htm當偏壓降低時，多數載流子從氧化層界面被排斥開，耗盡區形成。當偏壓反相時，電荷載流子遠離氧化層達到最大距離，電容達到最小值(即d為最大值)。根據這時的反型區電容，可以推算出多數載流子的數量。這一基本原理同樣適用于MOSFET晶體管，只是它們的物理結構和摻雜更加復雜。
在偏壓掃過這三個區的過程中還可以得到多種其他參數，如圖2所示。利用不同的交流信號頻率可以得到其他細節信息。低頻可以揭示所謂的準靜態特征，而高頻測試則可以表現出動態性能。這兩類C-V測試通常都是需要的。
基本測試配置
圖3給出了基本C-V測量配置的框圖。由于C-V測量實際上是在交流頻率下進行的，因此待測器件(DUT)的電容可以根據下列公式計算得到：
CDUT = IDUT / 2πfVac，其中
IDUT是流過DUT的交流電流幅值，
f是測試頻率，
Vac是測得的交流電壓的幅值和相角。
換而言之，這種測試通過加載交流電壓然后測量產生的交流電流、交流電壓和它們之間的阻抗相角，最終測出DUT的交流阻抗。
評論