基于SystemC的系統級芯片設計方法研究

　　把前面用SystemC Compiler綜合生成的Verilog文件倒入ISE中，調用FCⅡ(FPGA Compiler Ⅱ)，對代碼加約束，包括時間約束、引腳約束、時鐘頻率等，進行邏輯綜合和優化，得到的網表可以以EDIF格式輸出，并與布局布線工具(webpack suite)接口,完成布局布線操作。布局布線完成后會產生一個布局布線后的網表文件、標準延遲文件（SDF）和一個后綴名位b it的二進制配置文件，其中SDF包含從布線之后提取出來的邏輯單元和連線的時序信息。然后連接好下載電路，運行下載配置文件，實現對FPGA的配置，配置采用的是EDA實驗板O PEN FPGA4.0。把ISE生成的配置文件bit文件燒錄到FPGA XC2S50上完成。整個實現流程如圖5所示。

　　從對FPGA XC2S50中消耗的邏輯資源分析可以看到，系統的等效門為1 124個門。

　　值得注意的是，在整個設計過程中，測試平臺一直沒有改變，這樣在設計被不斷完善的過程中，保證不引入新的設計錯誤而始終符合設計要求。

　　6 結語

　　本文針對目前業界比較熱門的新型系統設計語言SystemC的設計方法進行了深入研究，并結合具體實例開發提出了一套完整的采用SystemC及其平臺設計的思路和方法。實驗結果證明這套方法的可行性。由于目前如何采用SystemC進行設計還沒有一個完全的設計規范流程，因此，如何將本文中的設計思路和流程完善使之更為通用，仍需進一步深入研究。我們相信基于SystemC的設計必將成為IC設計領域系統級設計的最佳標準之一。

　　參考文獻

　　［1］Synopsys Inc.SystemC version1.0 User′s Guide.http://www.systemC.org.

　　［2］Synopsys Inc.SystemC version2.0 User′s Guide.http://www.systemC.org.

　　［3］Synopsys Inc.Functional Specification for SystemC 2.http://www.systemc.org. 

　　［4］Berlekamp Elwnr.Bitserial ReedSolomon encoders［J］.IEEE Transon Information Theory，1982，IT28(6):869-873.

　　［5］Kwon S,Shin H.An Areaefficient VLSI Architecture of Reedsolo mon Decoder/Encoder ro Digital VCRS［J］. IEEE Trans. Consumer Electronics,199 7，43(4):1 019-1 027.