基于SystemC的系統(tǒng)級芯片設(shè)計(jì)方法研究

　　把前面用SystemC Compiler綜合生成的Verilog文件倒入ISE中，調(diào)用FCⅡ(FPGA Compiler Ⅱ)，對代碼加約束，包括時(shí)間約束、引腳約束、時(shí)鐘頻率等，進(jìn)行邏輯綜合和優(yōu)化，得到的網(wǎng)表可以以EDIF格式輸出，并與布局布線工具(webpack suite)接口,完成布局布線操作。布局布線完成后會產(chǎn)生一個(gè)布局布線后的網(wǎng)表文件、標(biāo)準(zhǔn)延遲文件（SDF）和一個(gè)后綴名位b it的二進(jìn)制配置文件，其中SDF包含從布線之后提取出來的邏輯單元和連線的時(shí)序信息。然后連接好下載電路，運(yùn)行下載配置文件，實(shí)現(xiàn)對FPGA的配置，配置采用的是EDA實(shí)驗(yàn)板O PEN FPGA4.0。把ISE生成的配置文件bit文件燒錄到FPGA XC2S50上完成。整個(gè)實(shí)現(xiàn)流程如圖5所示。

　　從對FPGA XC2S50中消耗的邏輯資源分析可以看到，系統(tǒng)的等效門為1 124個(gè)門。

　　值得注意的是，在整個(gè)設(shè)計(jì)過程中，測試平臺一直沒有改變，這樣在設(shè)計(jì)被不斷完善的過程中，保證不引入新的設(shè)計(jì)錯誤而始終符合設(shè)計(jì)要求。

　　6 結(jié)語

　　本文針對目前業(yè)界比較熱門的新型系統(tǒng)設(shè)計(jì)語言SystemC的設(shè)計(jì)方法進(jìn)行了深入研究，并結(jié)合具體實(shí)例開發(fā)提出了一套完整的采用SystemC及其平臺設(shè)計(jì)的思路和方法。實(shí)驗(yàn)結(jié)果證明這套方法的可行性。由于目前如何采用SystemC進(jìn)行設(shè)計(jì)還沒有一個(gè)完全的設(shè)計(jì)規(guī)范流程，因此，如何將本文中的設(shè)計(jì)思路和流程完善使之更為通用，仍需進(jìn)一步深入研究。我們相信基于SystemC的設(shè)計(jì)必將成為IC設(shè)計(jì)領(lǐng)域系統(tǒng)級設(shè)計(jì)的最佳標(biāo)準(zhǔn)之一。

　　參考文獻(xiàn)

　　［1］Synopsys Inc.SystemC version1.0 User′s Guide.http://www.systemC.org.

　?。?］Synopsys Inc.SystemC version2.0 User′s Guide.http://www.systemC.org.

　?。?］Synopsys Inc.Functional Specification for SystemC 2.http://www.systemc.org. 

　?。?］Berlekamp Elwnr.Bitserial ReedSolomon encoders［J］.IEEE Transon Information Theory，1982，IT28(6):869-873.

　　［5］Kwon S,Shin H.An Areaefficient VLSI Architecture of Reedsolo mon Decoder/Encoder ro Digital VCRS［J］. IEEE Trans. Consumer Electronics,199 7，43(4):1 019-1 027.