新聞中心

        EEPW首頁 > 嵌入式系統 > 設計應用 > ASIC和SoC設計中嵌入式存儲器的優化

        ASIC和SoC設計中嵌入式存儲器的優化

        作者: 時間:2014-04-03 來源:網絡 收藏

        成本

        對于/來說,為最大限度壓縮成本,與次優(常稱為“免費”)相比,設計師更愿選擇“節省空間”的參數。盡管有許多存儲器IP參數可供設計師免費選用,但在產品的整體收益性上,卻并不總是存在經濟性最好的解決方案。在很多情況下,與“免費”存儲器IP相比,通過改善獲批的IP的密度與性能來壓縮制造成本,其效果更為顯著。

        在產品的整個壽命過程中,存儲器體積的優化對量產成本的影響如表1所示。本表中,存儲器IP所占用的芯片空間以百分比表示。可通過芯片成本、量產效率以及產品壽命,計算高密度存儲器的成本壓縮效果。節省的IP空間根據圖4得出。從圖中可以看出,1T和6T存儲器的密度增量比值約為2:1.


        表1:高密度IP與成本節約。

        IP選用指南

        為讓您對存儲器設計中的可選要素有一個了解,現將帶有部分最先進功能的收費類型總結如下。

        單端口(6T)和雙端口(8T)SRAM IP:

        由于這類存儲器架構大多適用于主流CMOS制造流程,無需額外的流程環節,因此基于傳統6T存儲單元的靜態RAM存儲器塊已成為/制造中的主流。6T存儲單元采用了經過實踐檢驗的由晶圓代工廠生產的可用于高速度、低功耗設計的6T/8T位單元,是大規模程序或數據存儲器塊的理想器件。6T存儲單元可用于存儲能力從幾位到幾兆位的存儲陣列。

        根據設計師是采用針對高性能還是針對低功耗優化的CMOS流程,采用此種結構的存儲陣列,經過設計,可滿足多種不同的性能需求。經高性能CMOS流程制造的SRAM塊,在功耗得到降低的同時,在40nm和28nm等高級流程節點的存取時間可降低到1ns以下。隨著流程節點的推進,外形尺寸的縮小,采用傳統6T存儲單元構建的靜態RAM,其單元尺寸將更小,存取用時也更短。

        SRAM存儲單元的靜態特性使其可保留最小數目的支持電路,只需要對地址進行解碼,并向解碼器、傳感和計時電路的設計提供信號即可。

        單端口(6T)和雙端口(8T)寄存器文件IP:

        對于快速處理器緩存和較小的存儲器緩沖(最高約每個宏塊72Kbit)來說,這類寄存器文件存儲器IP是個不錯的選擇。寄存器同時具備占用空間最小、性能最快等特點。

        單層可編程ROM IP:

        這種結構功耗和速度均相對較低,特別適用于空間有限的微碼的存儲,固定數據的存儲,或體積穩步遞增的應用程序的存儲。這類IP可支持多芯片組和不同長寬比,既縮小了芯片體積,又獲得了最佳速度。為加快設計周期,部分IP還提供了用以驅動存儲器編譯器的編程腳本語言。

        本文引用地址:http://www.104case.com/article/256959.htm


        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 申扎县| 阿勒泰市| 偏关县| 林芝县| 兴国县| 获嘉县| 定日县| 凌源市| 玉林市| 酉阳| 仙居县| 丰都县| 临江市| 东阳市| 华安县| 明水县| 恩施市| 临邑县| 明光市| 滨州市| 东光县| 昌图县| 乐亭县| 隆昌县| 庆元县| 屏东县| 横峰县| 沂源县| 郎溪县| 彭州市| 简阳市| 新昌县| 聂拉木县| 中方县| 台州市| 屯昌县| 濉溪县| 嘉禾县| 安新县| 绥中县| 蓝山县|