臺(tái)積電、創(chuàng)意攜手16納米制程報(bào)佳音

　　晶圓代工大廠臺(tái)積電耕耘16納米FinFET(16FF)制程技術(shù)有突破!與臺(tái)積電合作緊密的IP供應(yīng)商創(chuàng)意表示，DDR4IP已采用臺(tái)積電16納米FinFET(16FF)制程技術(shù)，且通過(guò)晶片驗(yàn)證，成為創(chuàng)意第一個(gè)采用臺(tái)積電16納米FinFET制程技術(shù)生產(chǎn)的IP供應(yīng)商。

　　創(chuàng)意日前已在2014年臺(tái)積電北美技術(shù)研討會(huì)(TSMCNorthAmericaTechnologySymposium)上接橥16納米DDR4IP的研發(fā)成果，并讓此技術(shù)首度亮相。

　　創(chuàng)意指出，16納米DDR4的PHYIP運(yùn)作速度高達(dá)每秒3.2Gbps，比DDR3IP高出50%，且同一速度下，功耗降低25%，展現(xiàn)臺(tái)積電16納米制程的優(yōu)勢(shì)。另外，在外部回路測(cè)試(externalloopback)則達(dá)到3.5Gbps的高速，并且以2.7Gbps的高速成功讀寫(xiě)2.4Gbps規(guī)格的DDR4DRAM。

　　再者，此IP和DDR4DRAM連接時(shí)，在同一速度下，相較于同一規(guī)格采用28納米制程生產(chǎn)的DDR3IP，可降低40%的核心功耗，此測(cè)試晶片是采用日月光的覆晶封裝(FCBGA)技術(shù)，以及南電的增層覆晶載板(multi-layerbuildupsubstrate)，未來(lái)可應(yīng)用在各種高速網(wǎng)路架構(gòu)與伺服器上。