摩爾定律并未終結！撥開迷霧看制程節點命名的貓膩

　　最近以來，我們耳聞了關于摩爾定律的許多討論。不幸的是，其中大部分觀點是錯誤的。有人說，摩爾定律不再重要了，并認為它純粹是一個技術問題，或者只是幾家巨頭間的競賽。還有人說，除了某幾個特定領域，遵循摩爾定律已讓成本太過高昂。更有人說，摩爾定律已死。真相究竟是什么?讓我們來厘清事實。

　　摩爾定律并未終結

　　首先，摩爾定律至關重要。

　　摩爾定律使計算得以普及。它是一個非常強大的經濟學定律：按照特定節奏推動半導體制造能力的進步，我們就可以降低任何依賴于計算的商業模式的成本。想象一下，如果其它行業以摩爾定律的速度進行創新——性能每兩年翻一番，那會發生什么?汽車能效：現在只需一加侖汽油，即可行駛相當于地球和太陽之間的距離;農業生產力：現在只用一平方公里土地，即可養活全部地球人;太空旅行：速度現在可以提升至300倍光速。

　　歸根結底，這些經濟效益使摩爾定律成為全球經濟的根本動力，使人們能夠相互連接、進行娛樂和學習。通過逐年提升計算力，世界各地的創新者可以多快好省地利用計算演進周期來解決全球范圍內的重大問題，從而讓生活更美好。

　　其次，在當今世界，僅有幾家公司有能力實現摩爾定律的效益。

　　逐一實現全新的制程節點變得愈加困難，成本也更加昂貴。僅僅是把設備安裝到已有晶圓廠中，就要花費70億美元。這也意味著半導體制造業將繼續整合，因為越來越少的公司能承擔得起推進摩爾定律的成本。英特爾每年都讓產品價格更低、性能更強。推進摩爾定律的能力是我們的核心競爭力。

　　第三，摩爾定律帶來的不是一場競賽。

　　在整個產業界確立高標準需要不同公司通力協作，因為術業有專攻。英特爾過去、現在與未來都是摩爾定律的引領者。目前，我們在制程技術上擁有三年左右的領先優勢。

　　英特爾的引領地位在新聞報道中似乎不太顯著。16納米、14納米、10納米、7納米，看起來像是一場賽馬。問題在于，這些制程節點數字曾經有著真實的物理意義，但現在已不是那么回事了。我們需要有一個指標來描述某種制程的性能，為芯片設計者展現可用的晶體管密度。英特爾制程專家馬博(Mark Bohr)在我們第一屆“技術與制造日”活動中就描述了這樣一個指標。

　　這給我們提出了一個大疑問：摩爾定律是否會終結?我們已經看到，摩爾定律不會因為無用而結束，它的進步也不會因為經濟效益不足而受阻。但物理學方面呢?摩爾定律是否會導致晶體管最終比原子還小?

　　誠然，有一天我們可能會達到物理極限，但目前還看不到終點。記得在1990年，當晶圓上的晶體管大小達到用以印刷它們的光的波長(193納米)時，物理學界明確指出：我們不能再向前推進了。

　　但是我們突破了那個挑戰：我們使用掩模圖形產生的干涉光柵進行印刷，開發了計算型光刻技術和多重曝光。回想起來，193納米甚至稱不上是減速帶，我們目前的制程比當時還要小20倍。這得益于我們持續的創新。比如目前在14納米制程中使用的鰭式場效應晶體管(FinFET)和超微縮技術(hyper scaling)。升級版的超微縮技術已應用在我們即將量產的10納米制程，而得益于這一新的工藝突破，我們可以維持每百萬晶體管的成本不變。

　　這一切是如何實現的?一如既往，英特爾通過發現挑戰所在，各個擊破解決問題，不斷突破各種障礙。最近，我們又迎來必須盡快突破的一個具體挑戰，那就是7納米制程。進而我們發現，這些挑戰可能有多種備選解決方案。我們努力嘗試所有可能方案，直到找到一個最有效的方法。英特爾一直要求自己前瞻三代制程，這意味著要提前看到7到9年后的技術。目前，我們已著眼7納米和5納米制程。我們可能還無法確切知道哪種方案最適合5納米，但在這些挑戰中，英特爾矢志創新，生生不息。

　　我們對未來的信心不只限于制程研發，也包括我們獨一無二的設計和制造的整合優勢，這讓我們在復雜的情況下加速創新發展，為客戶持續提供領先的產品。

　　所以，摩爾定律在任何可預見的未來都不會終結。我們將繼續把新的制程工藝投入生產，并做好準備迎接不斷增長的代工業務。事實上，英特爾還推出了一項新的代工服務：超低功耗22納米FinFET制程(22FFL)。我們一直在進步，英特爾作為行業和技術的引領者，將在改進人們的生活方面繼續發揮重要作用。

　　制程節點命名的規則

　　英特爾聯合創始人戈登·摩爾在半世紀前提出的摩爾定律，是指每代制程技術都要讓芯片上的晶體管數量翻一番。縱觀芯片創新歷史，業界一直遵循這一定律，并按前一代制程的0.7倍對新制程節點命名，這種線性升級正好帶來晶體管集成密度翻番。因此，出現了90納米、65納米、45納米、32納米——每一代制程節點都能在給定面積上，容納比前一代多一倍的晶體管。

　　但是最近，也許是因為進一步的制程升級越來越難，一些公司背離了摩爾定律的法則。即使晶體管密度增加很少，或者根本沒有增加，但他們仍繼續推進采用新一代制程節點命名。結果導致制程節點名稱根本無法正確體現這個制程位于摩爾定律曲線的哪個位置。

　　行業亟需一種標準化的晶體管密度指標，以便各個廠商公平競爭。客戶應能夠隨時比較芯片制造商不同制程的產品，以及不同芯片制造商的同代產品。挑戰在于，半導體制程以及各種設計日益復雜。

　　一種簡單的指標就是用柵極距(柵極寬度再加上晶體管柵極之間的間距)乘以最小金屬距(互連線寬度加上線間距)，但是這并不包含邏輯單元設計，而邏輯單元設計才會影響真正的晶體管密度。另一種指標——柵極距乘以邏輯單元高度——是糾正上述缺陷而朝著正確方向邁出的一步。但是這兩種指標，都沒有充分考慮到一些二階設計規則。它們都不能真正衡量實際實現的晶體管密度，因為它們都沒有試圖說明設計庫中不同類型的邏輯單元。此外，這些指標量化了比較上一代的相對密度，而真正需要的是給定面積(每平方毫米)內的晶體管絕對數量。在另一種極端條件下，用一個芯片的晶體管總數除以面積毫無意義，因為大量設計決策都會對它產生影響——例如緩存大小和性能目標等因素，都會導致這個值發生巨大變化。是時候讓我們重新啟用曾經流行但一度“失寵”的一個指標了，它基于標準邏輯單元的晶體管密度，并包含決定典型設計的權重因素。盡管任何設計庫中都有各種標準單元，但是我們可以拿出一個普及的、非常簡單的單元——2輸入 NAND單元(4個晶體管)，以及一個更為復雜、但也非常常見的單元：掃描觸發器(SFF)。這能夠推導出之前接受的晶體管密度測量公式。

　　(權重0.6和0.4反映一個典型設計中非常小和非常大的單元的比率)

　　每個芯片制造商在提到制程節點時，都應披露用這個簡單公式所測算出的MTr/mm2 (每平方毫米晶體管數量(單位：百萬))單位中邏輯晶體管密度。逆向工程公司可隨時驗證這個數據。

　　還缺失一個重要的指標：SRAM單元尺寸。由于不同的芯片中有各種SRAM到邏輯比率，最好在NAND+SFF密度指標旁邊，分別標注SRAM單元尺寸。

　　通過這些指標，我們可以撥開迷霧，厘清制程節點命名的混亂狀況，從而專心致志推動摩爾定律向前發展。