用集成方式解決混合信號半導體的挑戰

　　構建網絡需要物理層(PHY)實現，并且要求特別注意抗電磁干擾性、總線短路保護、網絡通信阻斷預防等問題。設計人員經常需要自己考慮提供這些特點，但最新的混合信號半導體技術提供了一種替代方法。

　　在這方面特別令人感興趣的是LIN、I2C、SPI和CAN網絡標準，目前，后者已成為汽車和工業設計中非常普遍采用的標準，是伺服器、傳感器、控制器以及車內網絡、機械控制和自動化所用的各種其他設備主機的互聯基礎。因此，混合信號半導體廠家必須以現貨ASSP或IP塊的形式提供CAN和LIN功能，以整合到ASIC中。

　　解決EMC問題

　　隨著汽車和工業電子器件的增多，電磁兼容性(EMC)問題也越來越成為工程師所面臨的設計挑戰。其中三個主要問題是： 如何最大程度地降低電磁敏感度(EMS)，從而保護電子器件不受其他電子系統引起的有害電磁發射(EME)的影響;如何保護電子器件不受惡劣環境的影響，包括供電系統瞬變或開關燈和電機等大負載或電感負載產生的干擾等;如何最大程度地降低可能影響其他電子電路的電磁輻射。

　　而且，隨著系統電壓增高、數字電子器件增多、以及更多高頻電子器件帶來的頻率上升，這些問題越來越突出。此外，現在許多電子模塊都會連接線性度低、偏移較大的低功率的廉價傳感器。這種傳感器信號幅度較小，電磁干擾的影響對它們的運行可能是災難性的。

　　這里應該注意的關鍵一點是，輻射和敏感度不是集成電路的主要問題。相反，引發關鍵問題的是PCB和線束上的有效天線所產生的傳導發射和敏感度。

　　在其自有的混合信號半導體加工基礎上開發片內系統器件的過程中，AMIS通過各種途徑協助工程師確保他們的最終設計符合EMC要求。例如，對于DSP切換、時鐘驅動器以及其他高頻電流產生的EME，應盡可能使用低功耗電路。這可能包括使用降低或自適應電源電壓，或使用某種架構將時鐘信號在頻域內擴展。還可通過減少同一時鐘周期內開關元件的數量來降低EME。另外，通過對時鐘和驅動器信號實施斜率控制來放緩開關速度，提供較軟的開關特性，也有助于降低EME。外部和芯片布局也應予以仔細研究。例如，使用雙絞線的差分輸出信號產生的EME更少，對EME也更不敏感。確保VDD和VSS彼此靠近和使用高效電源去耦也是降低EME的簡單方法。

　　整流/抽送、寄生器件、電流與功率消耗是三種對高EMS最嚴重的干擾效應。高頻電磁功率被集成電路部分地吸收，這樣可能造成各種干擾。其中包括向高阻抗節點輸出高頻電壓，以及向低阻抗節點輸出高頻電流。PCB設計隨應用不同而變化，而產品與PCB設計間又存在微妙的關聯，因此，系統和集成電路工程師必須密切合作，以最大程度降低其影響，這一點至關重要。

　　混合信號ASIC和ASSP

　　AMI半導體公司已利用上述技術和方法為ASIC和ASSP器件的開發創造了基礎，滿足工業與汽車應用中的集成、功能、性能、電壓、溫度及環境要求。

　　傳感器接口ASIC

　　在當今系統越來越高復雜度的驅使下，更多智能化功能被集成到傳感器元件上。現在，如上所述這些工藝設計上的進步已經達到可以實現這種集成水平的程度。傳感器接口ASIC解決方案可以把一個普通傳感器轉變為智能傳感器。重點必須放在傳感器元件(也包括溫度探測、霍爾效應探測、校準和診斷等智能傳感器接口)信號的調整、轉換與處理的最佳方法上。