基于VHDL的QPSK調(diào)制解調(diào)系統(tǒng)設計與仿真

輸入時鐘信號clk及使能信號start，當start為高電平時才進行QPSK調(diào)制，輸入基帶信號進行串／并變換。基帶信號x由一路信號變?yōu)閮陕凡⑿行盘枺儞Q后分別為a信號和b信號，則ab信號構(gòu)成兩位并行信號yy，變換后的yy值如表1所示。時鐘信號進入八分頻計數(shù)器q進行分頻得到4種不同相位的載波。載波相位為45°、135°、225°、315°的4種載波。四選一開關(guān)根據(jù)信號yy值，選擇載波對應相位進行輸出，可得到已調(diào)信號Y。如表1所示，當yy值為“0”，選擇輸出對應的載波f3；當yy值為“01”，選擇輸出對應的載波f2；當yy值為“10”，選擇輸出3對應的載波f1；當yy值為“11”，選擇輸出對應的載波fo，即最終選擇輸出的載波波形就構(gòu)成調(diào)制信號Y。當start為高電平時，進行調(diào)制，當輸入的基帶信號為1011 00 01 10 11 10 00 00 00，仿真結(jié)果如圖2所示，選擇相位分別為315°，45°，225°，135°，315°，45°，315°，225°，225°，225°。QPSK調(diào)制結(jié)構(gòu)體的VHDL程序如下：