資深半導(dǎo)體工程師解讀：光刻機是如何刻出低于50納米的結(jié)構(gòu)？

相信很多人都有疑問，波長193納米的光刻機為什么能刻出50納米左右甚至更小的線寬？今天作者來給大家解讀一下。

首先看一下193nm波長的光刻機長什么樣，如下圖所示，右邊是光源系統(tǒng)，中間部分是透鏡系統(tǒng)，左邊部分是機械手臂來移動硅片以及曝光前對準(zhǔn)（alignment）等等。

193nm紫外光產(chǎn)生后經(jīng)過一堆透鏡鏡面反射到左邊硅片上方的透鏡系統(tǒng)之上，紫外光會先經(jīng)過掩模板（mask）再經(jīng)過一系列大透鏡最終聚焦到硅片上對光刻膠（resist）進(jìn)行曝光，從而將掩模板上的圖案轉(zhuǎn)移到光刻膠上，后續(xù)經(jīng)過顯影（develop）刻蝕（etch）等等步驟真正轉(zhuǎn)移到硅片上，最終在硅片上制造出幾十納米大小的晶體管器件。

圖片來源：https://www.win.tue.nl/casa/research/casaprojects/kraaij.html

所以為什么193nm的光刻機可以刻出50nm以下的線寬呢？

1、首先明白一個概念，半導(dǎo)體器件中大家更在意周期（period或者pitch）而不是線寬（linewidth），以前半導(dǎo)體行業(yè)中技術(shù)節(jié)點例如 90nm node中90nm指的就是芯片中結(jié)構(gòu)最致密的那一層的半周期大小(half-pitch)，所以周期是180nm。

例如下圖是一個芯片局部的側(cè)面圖，最底下是晶體管結(jié)構(gòu)，上方是多層金屬互連網(wǎng)絡(luò)用來連接導(dǎo)通芯片中上億個晶體管。最緊密的一般是Cu1那一層，這一層一般是從低往上數(shù)第二層金屬層，因為大家可以看到Cu1下面有一層鎢（Tungsten）直接連接Si，這是因為鎢與Si之間的接觸電阻小。所以所謂的技術(shù)節(jié)點90nm指的是Cu1這一層的周期是180nm就是下圖箭頭所示的距離。但是顯然Cu1這一層金屬的線寬（linewidth）是小于90nm的。所以半導(dǎo)體器件制造中把線寬（linewidth）做小不是太難的事情，而把周期（period或pitch）做小才是關(guān)鍵所在，這樣有限的芯片面積里才能做出更多的晶體管。

圖片來源：https://semiengineering.com/nodes-vs-node-lets/

2、清楚這個概念后，我們再來看193nm的光如何做出小于50nm的結(jié)構(gòu)。下圖是光刻的基本原理，光經(jīng)過模板（mask）之后的光強最理想情況下最好是左邊圖所示，如果是這種情況，那么光刻精度只取決于模板的精度，模板能做多小，你最終的結(jié)構(gòu)就是多少。但現(xiàn)實情況下因為光的衍射特性光強的分布如有圖所示，最終在光刻膠形成的結(jié)構(gòu)有可能是個倒梯形。

下面這圖表示的是瑞利判據(jù)，表示了透鏡系統(tǒng)的分辨率，衍射會限制了透鏡的分辨度，如果兩個點或物理離得很近(<R)，透鏡的觀察者便無法分辨出有兩個物件。所以分辨率R的公式如下。

光刻機的分辨率也是類似的公式如下所示，但是光刻機由很多透鏡組成，而且最終的結(jié)構(gòu)在光刻膠中體現(xiàn)出來，所以這里有一個參數(shù)k1，k1不是上圖所示單個透鏡中一個固定的數(shù)值0.61。這里的k1受多個因素影響，比如透鏡像差（aberration）；光刻膠的對比度（contrast）；實際制造中儀器和工藝控制等等。數(shù)值孔徑NA主要和透鏡質(zhì)量大小相關(guān)。所以一臺先進(jìn)的光刻機會盡量減小k1，增大數(shù)值孔徑NA，以及用更短波長。用更短波長是最直接有效的方式，這樣的努力從未停止，從436nm 到365nm 到248nm 到193nm 一直到現(xiàn)在還未成熟的13.5nm EUV光源，這里不贅述了。

這里假設(shè)波長為題主所說的193nm，實際上先進(jìn)的ASML光刻機可以將k1做到0.25，NA幾乎是1，如下圖公式所示，最終分辨率R已經(jīng)能達(dá)到約50nm。這里仍然沒有討論到immersion浸潤式光刻機，如果用是浸潤式光刻機，NA會提高1.33倍，從而分辨率R可以達(dá)到約40nm，這里的R對應(yīng)著我們之前說的半周期(half-pitch)。所以說事實上不用其他答主所說的Multi-patterning技術(shù)，普通光刻機可以做到的半周期(half-pitch)已經(jīng)可以達(dá)到50nm左右了，浸潤式光刻機可以達(dá)到40nm左右的半周期。

3、現(xiàn)在我們來看一下intel的14nm技術(shù)的器件大小，F(xiàn)inFET中最致密的結(jié)構(gòu)是Fin。這里說一點，以前技術(shù)節(jié)點的名字例如90nm技術(shù)就是指最致密的一層結(jié)構(gòu)的半周期是90nm，如今14nm，7nm等等技術(shù)節(jié)點的名字更多是商業(yè)市場宣傳目的，并不代表實際的結(jié)構(gòu)周期大小，甚至不同foundry代工廠都不一樣，但大致差不多。

圖片來源：https://semiengineering.com/nodes-vs-node-lets

http://www.legitreviews.com/intel-broadwell-architecture-preview-intel-core-m-and-broadwell-y_148500

所以這里intel14nm技術(shù)并不意味著Fin的半周期是14nm，如上圖所示其周期大約42nm，所以半周期是21nm，所以我們用常規(guī)浸潤式光刻已經(jīng)無法做出半周期21nm的Fin結(jié)構(gòu)。這時候就需要其他答主所介紹的Multi-patterning技術(shù)，工業(yè)界主要用的還是self-aligned double patterning自對準(zhǔn)兩次成型技術(shù) 如下圖所示，可以看到結(jié)構(gòu)周期可以減少一半，所以基本上浸潤式光刻機加上這個技術(shù)就可以實現(xiàn)20nm左右的半周期，剛好對應(yīng)著intel 14nm技術(shù)要求的半周期大小。

圖片來源：https://commons.wikimedia.org/wiki/File:Self-aligned_(spacer)_double_pattering_(SaDP).svg

4、那么如何實現(xiàn)更先進(jìn)的10nm或者7nm技術(shù)呢？如果仍采用193nm紫外光的話，那么可能就需要self aligned quadruple patterning（SAQP）自對準(zhǔn)四次成型技術(shù)了，就是在上圖的基礎(chǔ)上用(f)的結(jié)構(gòu)重復(fù)(b)(c)(d)(e)的步驟，這樣可得到更致密的結(jié)構(gòu)，但是這種方法也帶來了很高的成本，因為這一層結(jié)構(gòu)的工藝變得復(fù)雜，需要更多的掩模板，更多的材料，更多時間來完成這一層結(jié)構(gòu)。所以這也是為什么需要EUV光刻機的原因，一步曝光就可以達(dá)到193nm光刻機quadruple patterning的精度。但是EUV也有很多要解決的問題，這是另一個話題了，在這里不贅述了。

5、那么如何實現(xiàn)更遠(yuǎn)的5nm或者3nm技術(shù)呢？可能到時候器件結(jié)構(gòu)不再是Fin結(jié)構(gòu)了，有人覺得可能是Gate All Around nanowire 納米線或者是nanosheet結(jié)構(gòu)（如下圖所示），這對工藝和電路設(shè)計都將是全新的挑戰(zhàn)。

(a) finFET, (b) nanowire, and (c) nanosheet. Source: IBM