- DSP內嵌PLL中的CMOS壓控環形振蕩器設計,本文設計了一種應用于DSP內嵌鎖相環的低功耗、高線性CM0S壓控環形振蕩器。電路采用四級延遲單元能方便的獲得正交輸出時鐘，每級采用RS觸發結構來產生差分輸出信號，在有效降低靜態功耗的同時．具有較好的抗噪聲能力。在延遲單元的設計時。綜合考慮了電壓控制的頻率范圍以及調節線性度，選擇了合適的翻轉點。 仿真結果表明．電路叮實現2MHz至90MHz的頻率調節范圍，在中心頻率附近具有很高的調節線性度，可完全滿足DSP芯片時鐘系統的要求。
- 關鍵字：
振蕩器 設計 環形 CMOS 內嵌 PLL DSP
- 摘要：通過對DDS的信號模擬器設計的研究，不僅設計出能夠實現普通射頻合成信號源的功能，正如能夠在幅度、頻率等方面對所需生成的信號加以控制，也能夠實現定頻、掃頻以及跳頻等輸出方式上的選擇。同時，該系統增加
- 關鍵字：
DDS 信號模擬器
- 1引言直接數字頻率合成DDS(DirectDigitalSynthesizer)是基于奈奎斯特抽樣定理理論和現代器件生...
- 關鍵字：
FPGA DDS 信號源 設計
- 基于模型的DDS芯片設計與實現,摘要：介紹了一種基于模型的DDS芯片的設計方法。根據DDS基本原理,在MATLAB環境下建立模型,用System Generator產生VHDL程序,并在ISE軟件中編寫仿真和控制程序,最后在Spartan-3E Starter Kit開發板上實現設計。與傳統的
- 關鍵字：
設計 實現 芯片 DDS 模型 基于
- 基于DSP和DDS的三維感應測井高頻信號源實現, 引言 高頻信號源設計是三維感應測井的重要組成部分。三維感應測井的原理是利用激勵信號源通過三個正交的發射線圈向外發射高頻信號，再通過多組三個正交的接收線圈，得到多組磁場分量，從而準確測量地層各向異性
- 關鍵字：
高頻 信號源 實現 測井 感應 DSP DDS 三維 基于
- 異步FIFO和PLL在高速雷達數據采集系統中的應用,將異步FIFO和鎖相環應用到高速雷達數據采集系統中用來緩存A／D轉換的高速采樣數據，解決嵌入式實時數據采集系統中，高速采集數據量大，而處理器處理速度有限的矛盾，提高系統的可靠性。根據FPGA內部資源的特點，將FIFO和鎖相環設計在一塊芯片上。因為未使用外掛FIFO和PLL器件，使得板卡設計結構簡單，并減少硬件板卡的干擾。由于鎖相環的使用，使得整個采集系統時鐘管理方便。異步FIFO構成的高速緩存具有一定通用性，方便系統進行升級維護。
- 關鍵字：
數據采集 系統 應用 雷達 高速 FIFO PLL 異步
- 自動反饋調節時鐘恢復電路設計,0 引言
信息技術的迅猛發展使得人們對數據傳輸交換的速度要求越來越高，因此，各種高速接口總線規范應運而生，從USBl．1到USB3．0，從PATA到SATA，從PCI總線到PCI―Express，其接口總線速度也由最初的Kbyte發展
- 關鍵字：
恢復 電路設計 時鐘 調節 反饋 自動 PLL 時鐘恢復 自動反饋 CDR 高速串行總線
- 基于FPGA和DDS的信號源設計,1 引言
直接數字頻率合成DDS(Direct Digital Synthesizer)是基于奈奎斯特抽樣定理理論和現代器件生產技術發展的一種新的頻率合成技術。與第二代基于鎖相環頻率合成技術相比，DDS具有頻率切換時間短、頻率分辨率
- 關鍵字：
設計 信號源 DDS FPGA 基于 FPGA，DDS，Verilog HDL
- 介紹了DDS技術的原理和特性，采用DDS芯片AD9833產生正弦波音階信號構建音源發生器，給出了主要電路和關鍵程序。
- 關鍵字：
9833 DDS AD 芯片
- 由于超寬帶信號的帶寬很寬，傳統的信號產生辦法已不能直接應用于超寬帶通信。為此，提出一種基于DDS+PLL的Chirp-UWB信號產生方案，該方法聯合使用了DDS和PLL兩種信號產生技術，優勢互補。通過ADS結合Matlab對系統的模型建立和性能分析證明，該方案輸出信號性能優良，完全能滿足設計要求，并已成功應用于某超寬帶通信系統。
- 關鍵字：
產生 方案 信號 Chirp-UWB DDS PLL 基于 轉換器
- 頻率合成技術起源于二十世紀30年代，當時所采用的頻率合成方法是直接頻率合成。它是利用混頻、倍頻、分頻的方法由參考源頻率經過加、減、乘、除運算，直接組合出所需要的的頻率。它的優點是捷變速度快，相位噪
- 關鍵字：
DDS 雜散分析 方法
- 介紹基于DDS的信號發生器工作原理和設計過程，并對關鍵模塊及外圍電路進行了仿真和誤差分析。經功能驗證和分析測試，達到了預定的各項技術指標。旨在建立一種以FPGA為核心，功能可裁剪、波形任意調整的高性能信號發生器設計方法。采用該設計法將有效地降低開發成本，提高設計效率，并具有一定的工程指導意義和實用價值。
- 關鍵字：
FPGA DDS 信號發生器
dds+pll介紹
您好，目前還沒有人創建詞條dds+pll!
歡迎您創建該詞條，闡述對dds+pll的理解，并與今后在此搜索dds+pll的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
